电致发光装置及其制备方法与流程

本发明涉及显示发光技术领域，具体涉及电致发光装置及其制备方法。

背景技术：

有源矩阵平板显示(照明)技术，利用晶体管搭配电容存储信号，来控制像素的亮度和灰阶表现，具有可大尺寸化，较省电，高解析度，面板寿命较长等特点，因此在显示技术、照明技术领域得到了高度重视。

该技术中，晶体管形成驱动阵列电路，决定像素的发光情况，进而决定图像的构成。集成在驱动阵列电路上的发光元件可以是主动发光的有机发光二极管(organiclightemittingdiode，oled)、发光二极管(lightemittingdisplay，led)等，也可以是被动发光的液晶(lc)单元。然而，发光元件的精密度非常高，发光元件制备过程中的任何失误都极易导致整块面板的报废，不仅会增加生产成本，也会影响产能。例如，oled为多个功能层层叠结构，在oled的制备过程中，可能会因为蒸镀某一层时的对位异常，而产生像素坏点，从而导致整个面板的报废。

技术实现要素：

本发明要解决的技术问题在于克服现有技术中由于发光元件的制备异常而导致整个基板报废的缺陷。

鉴于此，本发明提供一种电致发光装置，包括基板；设置在所述基板上的驱动阵列层；依次叠置在所述驱动阵列层上的绝缘性隔离层和发光元件阵列层；所述发光元件阵列层中的电极与所述驱动阵列层中的电极电连接。

可选地，所述隔离层上包含有第一导电层。

可选地，所述隔离层为形状记忆高分子材料层。

可选地，所述形状记忆高分子材料为热致型或电致感应型。

可选地，所述隔离层上开设有通孔，所述发光元件阵列层通过所述通孔与所述驱动阵列层电连接。

可选地，所述驱动阵列层上部还直接设置有平坦化层，所述平坦化层上叠置有导电层。

可选地，所述导电层的功函数大于4.7ev。

本发明还提供一种电致发光装置的制备方法，包括以下步骤：

在基板上形成驱动阵列层；

在所述驱动阵列层上形成绝缘性隔离层；

在所述隔离层上形成发光元件阵列层，发光元件阵列层中的电极与所述驱动阵列层中的电极电连接；

对所述发光元件阵列层的性能进行测试，根据测试结果对所述电致发光装置进行处理。

可选地，所述隔离层通过溶液法制备。

可选地，所述根据所述性能测试结果对所述电致发光装置进行处理的步骤包括：

在测试合格的情况下，对所述电致发光装置进行封装；

在测试不合格的情况下，剥离所述隔离层。

本发明的技术方案，具有如下优点：

1.本发明提供的电致发光装置，包括：基板；设置在所述基板上的驱动阵列层；依次叠置在所述驱动阵列层上的绝缘性隔离层和发光元件阵列层；所述发光元件阵列层与所述驱动阵列层电连接。通过在驱动阵列层与发光元件阵列层之间叠置绝缘性隔离层，在不损坏器件的情况下，实现驱动阵列层与发光元件阵列层的分离，从而提高驱动阵列层的回收利用率。

2.本发明提供的电致发光装置，通过叠置有功函数大于4.7ev导电层，有效保证了阵列的发光效果。

3.本发明提供的电致发光装置的制备方法，包括以下步骤：在基板上形成驱动阵列层；在所述驱动阵列层上形成隔离层；在所述隔离层上形成发光元件阵列层，所述发光元件阵列层与所述驱动阵列层电连接；对所述发光元件阵列层的性能进行测试，根据测试结果对所述电致发光装置进行处理；在测试合格的情况下，对所述电致发光装置进行封装；在测试不合格的情况下，剥离所述隔离层。通过在驱动阵列层与发光元件阵列层之间叠置绝缘性隔离层，在不损坏器件的情况下，实现驱动阵列层与发光元件阵列层的分离，从而增加驱动阵列层的回收利用率。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中电致发光装置的结构示意图；

图2为本发明实施例2中电致发光装置的结构示意图；

图3为本发明实施例3中电致发光装置的制备方法流程图；

附图标记：图1：10-驱动阵列层；11-基板；20-隔离层；21-通孔；30-第一导电层；40-发光元件阵列层；

图2：10-驱动阵列层；11-基板；20-隔离层；21-通孔；30-第一导电层；40-发光元件阵列层；50-平坦化层；60-第二导电层。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供一种电致发光装置，如图1所示，包括基板11以及设置在基板11上的驱动阵列层10。作为本发明的一种优选实施例，驱动阵列层10为tft阵列层。本实施例中的基板11选自但不限于玻璃基板，所有能够实现本发明目的的均属于本发明的保护范围。

本实施例中，在驱动阵列层10上依次叠置有绝缘性隔离层20和发光元件阵列层40。发光元件阵列层40中包括若干阵列排布的发光元件，该发光元件选自但不限于液晶单元、led、oled中的一种。作为本发明的一种优选实施例，该发光元件为oled，即发光元件阵列层为oled阵列层40。

本实施的电致发光装置，通过在隔离层20上开设的贯通隔离层20的通孔21，实现oled阵列层40中的第一导电层30通过该通孔21与驱动阵列层10电连接。但是，本发明的保护范围并不限于此，所有能够实现本发明中oled阵列层40与驱动阵列层10中电连接的方式，均属于本发明的保护范围。

oled阵列层40包括若干阵列排布的oled，驱动阵列层10包括若干与oled阵列层40中的oled对应的驱动电路阵列，各oled的第一导电层30与之对应的驱动电路电连接。

该绝缘性隔离层20为形状记忆高分子材料层，其受外力影响下易发生形变，从而使得驱动阵列层10与oled阵列层40的分离，但是本发明的保护范围并不限于此，所有能够实现本发明分离目的的材料均属于本发明的保护范围。

作为本发明的可选实施例，形状记忆高分子材料为热致型或电致感应型。本实施例中以热致型形状记忆高分子材料为例，进行详细介绍。本实施例中的形状记忆高分子材料选自但不限于聚苯乙烯、聚苯胺脂、聚氯乙烯中的至少一种。

本实施例中的热致型形状记忆高分子材料，对其加热至120℃以上，使其发生变形，从而使得驱动阵列层10与oled阵列层40的分离。本实施例中，在oled阵列层40的制备不合格的情况下，该分离能够提高驱动阵列层10的利用率，从而节约成本，使用方便。

oled阵列层40中的第一导电层30选用高功函数的金属材料制成,即金属材料的功函数大于4.7ev，例如该材料可以为金或铍,从而降低该第一导电层30和空穴注入层之间的势垒，改善空穴的注入效果，进而改善器件的性能。

本实施例中的发光元件可以制作成顶发光器件，即oled阵列层40的出光面远离驱动阵列层10设置。因此，隔离层20可以为透明或不透明材料层，都能够保证该电致发光装置的显示效果。

本实施例中的发光元件也可以制作成底发光器件，其中隔离层20为透明材料层，从而保证了该电致发光装置的开口率与显示效果。

实施例2

本实施例提供一种电致发光装置，如图2所示，其结构同实施例1，不同的是：该电致发光装置的驱动阵列层10上部还直接设置有平坦化层50，该平坦化层50上叠置有第二导电层60。

第二导电层60的功函数大于4.7ev,即选用高功函数金属材料制作，例如该材料可以为金或铍。第二导电层60与发光元件阵列层40中的第一导电层30形成并联结构，降低发光元件阵列层40与驱动阵列层10之间电阻阻值的同时，能够有效降低第二导电层60和空穴注入层之间的势垒，改善空穴的注入效果，进而改善器件的性能。

本实施例中，电致发光装置的其余结构请参照实施例1，在此不再赘述。

实施例3

本实施例提供一种电致发光装置的制备方法，如图3所示，包括以下步骤：

s10：在基板上制备驱动阵列层。

在基板11上形成驱动阵列层10，作为本发明的一种可选实施例，驱动阵列层10为tft阵列层。本实施例中的基板11选自但不限于玻璃基板，所有能够实现本发明目的的均属于本发明的保护范围。

s20：在驱动阵列成上形成绝缘性隔离层。

在驱动阵列层10上形成隔离层20，通过光刻或刻蚀工艺图案化形成贯穿隔离层20露出驱动阵列层电极的通孔21。该方法中的隔离层20制备方法选自但不限于溶液法，现有技术中所有能够制备该隔离层20的方法均属于本发明的保护范围。本实施例中，通过涂布等工艺在驱动阵列层10上形成隔离层20，在通过低温烘干，使其固化。该烘干温度低于隔离层20的形变温度，一般低于120℃。

进一步地，s20步骤之前还包括有在驱动阵列层10上部依次叠置设置有平坦化层50和第二导电层60的步骤。

本实施例中，第二导电层60选用功函数大于4.7ev的材料，从而降低第二导电层60和空穴注入层之间的势垒，改善空穴的注入效果，进而改善器件的性能。例如该导电层60的材料可以为金或铍。

s30：在隔离层上制备发光元件阵列层40。

在隔离层上制备发光元件阵列层40，发光元件阵列层40中包括若干阵列排布的发光元件，该发光元件选自但不限于液晶单元、led，oled中的一种。作为本发明的一种优选实施例，该发光元件为oled，即发光元件阵列层为oled阵列层40。通过在隔离层20上开设的贯通隔离层20的通孔21，实现发光元件阵列层40中的第一导电层30通过该通孔21与驱动阵列层10电连接。

s40：确认发光元件阵列层40的制备效果。

经过通电测试该发光元件阵列层，即本实施例中的oled阵列层40是否能够点亮，是否存在坏点等，并根据该测试结果对该电致发光装置进行处理。

若测试不合格，则执行步骤s42；

s42：剥离隔离层20。

该绝缘性隔离层20为形状记忆高分子材料层，在外部条件影响下，如高温、外力、通电等，容易发生形变，从而使得驱动阵列层10与发光元件阵列层40的分离，但是本发明的保护范围并不限于此，所有能够实现本发明分离目的的材料均属于本发明的保护范围。

作为本发明的可选实施例，形状记忆高分子材料为热致型或电致感应型。本实施例中以热致型形状记忆高分子材料为例，进行详细介绍。本实施例中的形状记忆高分子材料选自但不限于聚苯乙烯、聚苯胺脂、聚氯乙烯中的至少一种。

本实施例中的热致型形状记忆高分子材料，对其加热至120℃以上，使其发生变形，从而使得驱动阵列层10与oled阵列层40的分离。

在本实施例中的oled阵列层40的制备效果不合格的情况下，驱动阵列层与oled阵列层40的分离能够提高驱动阵列层10的利用率，从而节约成本，使用方便。

剥离隔离层20后，继续执行步骤s30。

再执行步骤s40，若测试合格，则执行步骤s41；

s41：对该电致发光装置进行封装。

本实施例中的制备方法，能够在oled的制备过程中，及时发现oled的制备缺陷，通过隔离层实现oled阵列层40与驱动阵列层10的分离，从而提高驱动阵列的利用率，节约成本。

本实施例中的发光元件可以制作成顶发光器件，由于隔离材料层设置在oled阵列层40与驱动阵列层10之间，因此，隔离层20可以为透明或不透明材料层，都能够保证该电致发光装置的显示效果。

本实施例中的发光元件也可以制作成底发光器件，其中隔离层20为透明材料层，从而保证了该电致发光装置的开口率与显示效果。

本实施例中，电致发光装置的其余结构请参照实施例1，在此不再赘述。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。