制造半导体装置的方法及半导体装置制造设备与流程

本申请要求在2016年7月4日于韩国知识产权局提交的韩国专利申请号10-2016-0084321，及2017年3月3日于韩国知识产权局提交的韩国专利申请号10-2017-0027647的优先权，其发明概念以全文引用的方式并入本文中。

本发明概念涉及一种制造半导体装置的方法。更确切地说，本发明概念涉及一种在具有高纵横比的开口中制造半导体装置的薄膜的方法。

背景技术：

随着半导体装置变得高度一体化及微型化，越来越需要用于增加动态随机存取存储器(dynamicrandomaccessmemory，dram)装置的电容(capacitance)的技术。为了增加有限面积中的电容，可以使用各种方法，如使用高k介电材料作为介电层，减小介电层的厚度及增加下部电极的有效面积。

为了增加下部电极的有效面积，可以整体地形成下部电极，并且可以增加下部电极的高度。也就是说，可以形成圆柱形、叠层型或凹型下部电极。在这些情况下，下部电极可以在全部三个维度具有相当大的尺寸并且具有纵横比(高宽比)相对较高的内部。然而，难以在内部具有高纵横比的三维(three-dimensional，3d)下部电极上形成具有均一厚度的薄膜。

技术实现要素：

根据本发明概念的一个方面，提供一种制造半导体装置的方法，所述方法包括：提供衬底，及利用以下工序在所述衬底上形成薄膜，所述工序包含将抑制气体馈送至所述衬底上，馈送源气体，馈送反应气体及馈送包括惰性气体的吹扫气体，并且其中所述抑制气体抑制所述源气体被所述衬底物理吸附。

根据本发明概念的另一方面，提供一种制造半导体装置的方法，所述方法包括在衬底上形成具有三维(3d)圆柱形结构的下部电极层，在所述下部电极层上保形地形成介电层，及在所述介电层上保形地形成上部电极层，并且其中所述形成上部电极层包括将含卤素的抑制气体馈送于所述衬底上，馈送含钛的源气体，馈送含氮的反应气体及馈送含惰性气体的吹扫气体。

根据本发明概念的另一方面，提供一种制造半导体装置的方法，所述方法包括将其中界定具有一定纵横比的开口的结构支撑于处理腔室中，及在所述结构上，包含在所述开口内形成膜的膜形成工序。所述结构具有上表面并且所述开口在所述结构中从上表面延伸，使得所述结构的内部底表面界定所述开口的底部并且所述结构的内部侧表面界定所述开口的侧面。所述膜形成工序在所述结构上，包含在所述结构的顶表面上及内部底表面上保形地形成膜，并且包括将源气体馈送至处理腔室中，并且其中所述源气体是膜的前驱物并且所述源气体中至少一部分在所述结构的顶表面及内部底表面处被所述结构吸附；将反应气体馈送至处理腔室中，并且其中所述反应气体是膜的前驱物并与源气体发生化学反应；及将抑制气体馈送至处理腔室中，并且其中所述抑制气体不是膜的前驱物，不与源气体反应，并且所述抑制气体中至少一部分被所述结构的顶表面和内部底表面吸附；以及将惰性气体馈送至处理腔室中以吹扫所述腔室的在所述处理腔室中的气体的至少一部分，并且其中所述馈送惰性气体是在膜形成工序中在源气体已馈送到处理腔室中之后的一个或多个点进行。

根据本发明概念的另一方面，提供一种半导体装置制造设备，所述半导体装置制造设备包括：腔室；安置于所述腔室中并在上面安放有衬底的衬底支撑件；将源气体供应至所述腔室中的源气体供应器；将反应气体供应至所述腔室中的反应气体供应器；将抑制气体供应至所述腔室中的抑制气体供应器，所述抑制气体抑制源气体物理吸附至衬底上；及将第一吹扫气体供应至所述腔室中的第一吹扫气体供应器。

附图说明

结合附图，从以下详细说明将对本发明概念的这些及其它特征和方面显而易见。

图1是说明根据本发明概念的一些实例的制造半导体装置的方法的流程图；

图2是说明根据本发明概念的一些实例的制造半导体装置的方法的原理的图；

图3a及图3b是说明根据本发明概念的制造半导体装置的方法的一个实例(图3a)及供比较的制造半导体装置的方法(图3b)的截面图；

图4a及图4b是说明由根据本发明概念的制造半导体装置的方法形成的薄膜的一个实例(图4b)及由供比较的方法形成的薄膜的一个实例(图4a)的截面图；

图5a及图5b提供的照片显示由根据本发明概念的制造半导体装置的方法的一个实例形成的薄膜(图5b)及由用于与根据本发明概念的方法相比较的方法形成的薄膜(图5a)；

图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17及图18是在制造过程期间的半导体装置的截面图并且同时说明了根据本发明概念的制造所述半导体装置的方法的实例；

图19是说明根据本发明概念的一些实例的制造半导体装置的方法的流程图；

图20是说明根据本发明概念的一些实例的制造半导体装置的方法的流程图；

图21是说明根据本发明概念的一些实例的制造半导体装置的方法的流程图；

图22是说明根据本发明概念的一些实例的制造半导体装置的方法的流程图；

图23是说明根据本发明概念的一些实例的半导体装置制造设备的示意图；

图24是说明操作图23的半导体装置制造设备的时序图(timingdiagram)；

图25是说明根据本发明概念的一些实例的半导体装置制造设备的示意图；以及

图26是说明根据本发明概念的一些实例的半导体装置制造设备的示意图。

具体实施方式

在下文中将参照附图描述本发明概念的实例。

图1是说明根据本发明概念的一些实例的制造半导体装置的方法的流程图。图2是说明根据本发明概念的一些实例的制造半导体装置的方法的原理的图。图3a及图3b是说明根据本发明概念的一些实例的制造半导体装置的方法的截面图。图4a及图4b是说明由根据本发明概念的一些实例的制造半导体装置的方法形成的薄膜的截面图。

参看图1，根据本发明概念的制造半导体装置的方法的一个实例包含馈送抑制气体(步骤s11)，馈送源气体(步骤s15)及馈送反应气体(步骤s19)至处理腔室中。根据本发明概念的制造半导体装置的方法还可以包含馈送第一吹扫气体(步骤s13)，馈送第二吹扫气体(步骤s17)及馈送第三吹扫气体(步骤s20)至处理腔室中。

更确切地说，根据本发明概念的制造半导体装置的方法可以包含将抑制气体馈送至安置于腔室中的衬底上(步骤s11)，使用第一吹扫气体吹扫吸附至衬底上的抑制气体(步骤s13)，将源气体馈送至腔室中(步骤s15)，通过馈送第二吹扫气体吹扫未吸附至衬底上的源气体(步骤s17)，及馈送反应气体(步骤s19)以使所述反应气体与吸附至衬底上的源气体反应，以及馈送第三吹扫气体(步骤s20)以便吹扫不反应的源气体及反应气体，并由此在衬底上形成包含电极层的薄膜。根据本发明概念的制造半导体装置的方法可以通过但不限于原子层沉积法(atomiclayerdeposition，ald)进行。

也就是说，根据本发明概念的制造半导体装置的方法可以包含形成薄膜。举例来说，根据本发明概念的制造半导体装置的方法可以在衬底或介电层上形成电极层。所述电极层可以包括含ti及n的化合物，如例如tin、tisin、tialn、tibn、tion、tialon、ticn、tialcn、tiocn或tisicn。

在下文中将以形成tin层为例描述根据本发明概念的制造半导体装置的方法。然而，本发明概念不局限于形成tin层。

源气体及反应气体是有待形成的tin膜的前驱物。因此，馈送源气体(即步骤s15)可以包含馈送含钛类化合物的源气体。举例来说，钛类化合物可以是但不限于ticl4。馈送反应气体(即步骤s19)可以包含馈送含氮化物类化合物的反应气体。举例来说，氮化物类化合物可以是但不限于nh3。

抑制气体具有不同于源气体的组成并且可能不是膜的前驱物。抑制气体可能也不与反应气体发生化学反应。确切地说，抑制气体可以包括含有卤素原子的化合物或含有不饱和键的化合物。举例来说，抑制气体可以包括烷基卤化物、烯基卤化物、炔基卤化物、烯烃、炔烃中的至少一种及其组合。举例来说，抑制气体可以包括四氯丙烷或二氯乙烯。

在一些实例中，烷基卤化物、烯基卤化物及炔基卤化物各自可以包括含有1至10个碳原子的直链、分支链或环状卤代烃基。另外，烯烃及炔烃各自可以包括含有1至10个碳原子的直链、分支链或环状烃基。

在卤代烃基或烃基的碳原子数量超过10个的情况下，抑制气体可能不易于抑制源气体物理吸附于衬底上。

在一些实例中，烷基卤化物、烯基卤化物及炔基卤化物各自可以包含1至10个卤素原子。

在烷基卤化物、烯基卤化物及炔基卤化物各自的卤素原子数量超过10个的情况下，抑制气体可能不易于抑制源气体物理吸附于衬底上。

抑制气体可以抑制源气体物理吸附至衬底上。因此，在源气体是ticl4的情况下，抑制气体可能不含氧及氮并且可以是不与源气体反应的气体。

因此，步骤s11可以降低源气体吸附至有待形成薄膜的衬底上的速度。

图2显示在馈送抑制气体之后，沉积速度与吹扫时间之间的关系。参看图2，参考字符“a”表示当使用ticl4源气体及nh3反应气体，但不使用抑制气体来进行ald时的沉积速度，参考字符“b”表示当使用ticl4源气体、nh3反应气体及四氯丙烷抑制气体进行ald时的沉积速度，及参考字符“c”表示当使用ticl4源气体、nh3反应气体及二氯乙烯抑制气体进行ald时的沉积速度。

使用抑制气体时薄膜的生长速度低于不使用抑制气体时的情形。也就是说，根据本发明概念，抑制气体被吸附至衬底上并由此可以抑制源气体的过度吸附(over-adsorption)。因此，可以抑制薄膜的生长速度，并且可以形成保形薄膜。图2显示，在馈送抑制气体之后，沉积速度不会随吹扫时间而增加，并且这意味着抑制气体不容易“解吸”并因此其作用不会随时间大幅降低。

在下文中将参照图3a及图3b描述使用根据本发明概念的制造半导体装置的方法形成保形薄膜。

图3a的截面图显示在使用源气体及反应气体但不使用抑制气体形成薄膜期间，源气体的吸附程度，并且图3b的截面图显示在使用源气体、反应气体及抑制气体形成薄膜期间，源气体的吸附程度。

参看图3a及图3b，衬底10具有纵横比较高的孔11，并暴露出上表面a、下表面c及侧壁b。图3a及图3b各自示出的箭头的长度表示源气体的吸附程度。

也就是说，如图3a中所图示，当在不使用抑制气体情况下形成薄膜时，在上表面a处源气体的吸附程度a1随时间变得高于在下表面c处源气体的吸附程度c1。

然而，如图3b中所图示，当根据本发明概念，在使用抑制气体情况下形成薄膜时，在上表面a处源气体的吸附程度a2随时间变得类似于在下表面c处源气体的吸附程度c2。这是因为在上表面a处源气体的过度吸附受抑制气体抑制。更确切地说，可能由于源气体以物理方式吸附至上表面a上而发生的源气体的过度吸附可以被抑制气体所抑制。

图4a及图4b分别显示在图3a中示出的情况下形成的薄膜21的均一性及在图3b中示出的情况下形成的薄膜21的均一性。参看图4a及图4b，通过使用抑制气体抑制在衬底10的上表面a处源气体的过度吸附而形成的薄膜21的厚度(参见图4b)比不使用抑制气体而形成的薄膜21的厚度(参见图4a)均一。确切地说，如图4a所示，在上表面a上形成的薄膜21的厚度ta1明显大于在底表面c上形成的薄膜21的厚度tc1及在侧壁表面b上的薄膜的厚度tb1。另一方面，如图4b所示，在上表面a上形成的薄膜21的厚度ta2与在底表面c上形成的薄膜21的厚度tc2基本上相同。另外，在上表面a上形成的薄膜21的厚度ta2与在侧壁表面b上的薄膜的厚度tb2基本上相同。

图5a及图5b提供的照片显示如图4a及图4b中所示形成的薄膜的厚度。更确切地说，图5a是通过使用源气体及反应气体但不使用抑制气体进行ald形成的薄膜l1的照片，并且图5b是通过使用抑制气体、源气体及反应气体进行ald形成的薄膜l2的照片。

参看图5a，薄膜l1在沟槽h1的内部相对较薄并在沟槽h1的外部相对较厚。另一方面，如图5b中所示，薄膜l2在沟槽h2内部及外部上具有相对均一的厚度。

也就是说，根据本发明概念的一些实例的制造半导体装置的方法可以在具有高纵横比的沟槽区域中形成具有均一厚度的薄膜。所述薄膜可以是在界定具有一定纵横比的开口，尤其是具有高纵横比的开口的任何中间结构的区域中形成的薄膜。因此，根据本发明概念的制造半导体装置的方法适用于结合具有例如浅沟槽隔离(shallowtrenchisolation，sti)、层间介电层(interlayerdielectriclayer，ild)、金属间介电层(inter-metaldielectriclayer，imd)或圆柱形电容器区域的结构形成薄膜。

在下文中将以制造圆柱形电容器为例描述根据本发明概念的制造半导体装置的方法的一些实例。然而，正如上文已经提到的，本发明概念不限于制造包含圆柱形电容器的半导体装置。也就是说，根据本发明概念的制造半导体装置的方法适用于在界定具有高纵横比的开口的多种不同种类的区域中形成薄膜。

在下文中将参照图1及图6至图18更详细地描述根据本发明概念的制造半导体装置的方法的实例。

图6至图18是说明根据本发明概念的制造半导体装置的方法的实例的截面图。

参看图6，由根据本发明概念的制造半导体装置的方法获得的半导体装置可以包含衬底100、第一ild135、第二层间介电层(第二ild)137、蚀刻中止层140、导电金属层150、电容器cp1及罩盖层220。

举例来说，衬底100可以具有存储器单元阵列区域及周围区域。在衬底100上可以形成场氧化物层130以分离各元件，并且还可以在衬底100上形成具有间隔件125的栅电极120。

衬底100可以由至少一种选自以下的半导体材料形成：si、ge、sige、gap、gaas、sic、sigec、inas及inp，并且可以使用绝缘体上硅(silicon-on-insulator，soi)衬底作为衬底100。

第一层间介电层(第一ild)135可以形成于形成了栅电极120的衬底100的整个表面上。可以形成位线接触点(bitlinecontact)162插入栅电极120之间以穿透第一ild135。位线接触点162连接衬底100与位线164，并且经由位线接触点162连接至衬底100的位线164可以形成于第一ild135上。

在第一ild135上可以形成第二ild137。可以形成存储节点接触点172，所述存储节点接触点172经由第一ild135及第二ild137连接至衬底100。举例来说，存储节点接触点172可以包含由多晶硅插塞、tin及ti阻挡层构成的叠层，但本发明概念不限于此实例。

在第二ild137及存储节点接触点172上可以形成蚀刻中止层140。更确切地说，蚀刻中止层140可以防止对蚀刻中止层140上形成的模制层(图9的模制层145)的蚀刻进行至蚀刻中止层140下方。

举例来说，蚀刻中止层140可以包括但不限于，氮化硅。蚀刻中止层140可以包括与模制层(图9的模制层145)不同的材料以防止对模制层(图9的模制层145)进行的蚀刻处理进行至蚀刻中止层140下方。

导电金属层150可以安置在存储节点孔(图11的存储节点孔153)的底部，所述存储节点孔是在存储节点接触点172上方形成。也就是说，导电金属层150可以安置在存储节点孔(图11的存储节点孔153)与下部电极层200a之间。导电金属层150可以包括但不限于ag、au、pt、al及cu之一。然而，在根据本发明概念形成的电容器的某些实例中，导电金属层150可以省去。

在一个实例中，电容器cp1可以是单一圆柱状存储器(one-cylinder-storage，ocs)型电容器。更确切地说，可以在存储节点孔(图11的存储节点孔153)的周围形成电容器cp1，所述存储节点孔在电容器cp1的顶部和底部处具有基本上均一的宽度，并因此，电容器cp1在电容器cp1的顶部和底部处也可以具有基本上均一的宽度。如本文所使用，元件或特征具有“基本上均一的宽度”的表述意思指，在形成所述元件或特征期间由于制造方法的固有特性而可能发生的误差的预定范围内，所述元件或特征的宽度是基本上均一的。或者，电容器cp1的宽度从电容器cp1的顶部到底部可以是不同的。

电容器cp1可以包含下部电极层200a、介电层205a及上部电极层210a。

下部电极层200a可以包含圆柱形下部电极，其作为电容器cp1的下部电极。

下部电极层200a可以包括导电氧化物。举例来说，下部电极层200a可以包括pt、ru、ir、pto、ruo2、iro2、srruo3、baruo3、caruo3和/或(ba,sr)ruo3并且可以形成为单层或者两层或多于两层的叠层形式。

下部电极层200a还可以包括有折射能力的金属或耐火金属氮化物。举例来说，下部电极层200a可以包括ti、tin、w、wn、ta、tan、hfn、zrn、tialn、tasin、tisin、taaln、tibn、tion、tialon、ticn、tialcn和/或tisicn并且可以形成为单层或者两层或多于两层的叠层的形式。

在下部电极层200a形成于导电金属层150上的情况下，下部电极层200a可以包括与导电金属层150不同的材料。也就是说，下部电极层200a与导电金属层150可以包括不同材料以使彼此完全不同，同时不会以物理方式及化学方式相互影响。

在下部电极层200a上可以形成介电层205a。更确切地说，可以在下部电极层200a的外部侧壁、内部侧壁及内部底表面上及蚀刻中止层140上形成介电层205a。

介电层205a可以包括三种或超过三种组分的介电材料。举例来说，介电层205a可以包含(ba,sr)tio3(bst)、srtio3、batio3、pzt、plzt、(ba,sr)(zr,ti)o3(bszto)、sr(zr,ti)o3(szto)、ba(zr,ti)o3(bzto)、(ba,sr)zro3(bszo)、srzro3或bazro3。或者，介电层205a可以包括两组分介电材料，如zro2、hfo2、al2o3、ta2o5或tio2，并且可以通过仅使用这些材料中的任一种或堆叠这些材料的两种或超过两种来形成。

上部电极层210a可以包含电容器cp1的上部电极。

更确切地说，上部电极层210a可以保形地覆盖介电层205a并且可以具有与介电层205a相同的表面轮廓。

上部电极层210a可以包括具有高功函数的材料，如pt、ru或ir。在上部电极层210a包含具有高功函数的材料的实例中，上部电极层210a与介电层205a之间功函数的差异可以增加，并因此，可以控制电容器cp1的漏电流。

上部电极层210a可以包括导电氧化物。举例来说，上部电极层210a可以包括pt、ru、ir、pto、ruo2、iro2、srruo3、baruo3、caruo3和/或(ba,sr)ruo3并且可以形成为单层或者两层或多于两层的叠层形式。

在上部电极层210a上可以形成罩盖层220以抑制上部电极层210a的晶粒生长及聚结。为此，罩盖层220可以包括zro2、al2o3、hfo2、laalo3、bazro3、srzro3、bst、srtio3、batio3、tio2和/或sio2，并且可以形成为单层或者两层或多于两层的叠层的形式。

以上已经参照图6描述由根据本发明概念的制造半导体装置的方法制造的半导体装置的基本结构的实例。在下文中将参照图7至图18更详细地描述下部电极层200a、介电层205a及上部电极层210a。

参看图7，接触孔是通过部分地蚀刻在衬底100上形成的第二ild137而形成。随后，通过用导电材料填充接触孔并进行平面化以使第二ild137的顶表面暴露出来，由此形成存储节点接触点172。

尽管未示出，但图7描绘的结构包含在图6中所示的蚀刻中止层140下方的所有结构。也就是说，图7是用于说明本身常用的工序，随后形成蚀刻中止层140。

参看图8，在第二ild137上形成蚀刻中止层140。

举例来说，蚀刻中止层140可以由但不限于氮化硅形成。蚀刻中止层140可以通过经化学气相沉积法(chemicalvapordeposition，cvd)沉积氮化硅来形成。

参看图9，在蚀刻中止层140上形成模制层145。

模制层145被设置用于形成电容器cp1的下部电极。因此，形成的模制层145可以与电容器cp1的下部电极一样高或高于所述下部电极。

模制层145可以由对于蚀刻中止层140具有蚀刻选择性，即在给定蚀刻剂存在下以较高速率蚀刻的材料形成。模制层145也可以由能够利用湿式蚀刻方法(下文将描述)容易地去除的材料形成。举例来说，模制层145可以由但不限于多晶硅形成。

参看图10，在模制层145上形成掩模图案147。

更确切地说，所形成的在模制层145蚀刻期间用作掩模的掩模图案147可以具有宽度与存储节点孔(图13的存储节点孔153)基本上相同的开口自其穿过。如本文所使用，两个元件或特征具有“基本上相同的宽度”的表述是用于描述在形成这两个元件或特征期间由于制造方法中固有的特性而可能发生的误差的范围内，这两个元件或特征的宽度基本上相等。

参看图11和图12，模制层145是使用掩模图案147作为蚀刻掩模进行蚀刻。

更确切地说，通过使用掩模图案147作为蚀刻掩模对模制层145进行湿式蚀刻，暴露出存储节点接触点172的顶表面。随后，可以在存储节点接触点172的暴露的顶表面上形成导电金属层150，但本发明概念不限于此实例。也就是说，导电金属层150可以省去。

在形成了存储节点孔153之后，可以去除掩模图案147。

参看图13，第一电极层200是沿存储节点孔(图12的存储节点孔153)的侧面和底部及模制层145的顶表面形成。

更确切地说，形成的第一电极层200可以与存储节点孔153及模制层145的顶表面具有相同轮廓并且不填充存储节点孔153。

第一电极层200可以包括但不限于，金属和/或导电氧化物。也就是说，第一电极层200可以包括pt、ru、ir、pto、ruo2、iro2、srruo3、baruo3、caruo3和/或(ba,sr)ruo3并且可以形成为单层或者两层或多于两层的叠层形式。

第一电极层200还可以包括金属氮化物。举例来说，第一电极层200可以包括ti、tin、w、wn、ta、tan、hfn、zrn、tialn、tasin、tisin、taaln、tibn、tion、tialon、ticn、tialcn和/或tisicn并且可以形成为单层或者两层或多于两层的叠层形式。

第一电极层200可以通过ald、cvd或物理气相沉积法(physicalvapordeposition，pvd)形成。第一电极层200优选是通过ald形成，由此提供优良的步阶覆盖特性。

也就是说，第一电极层200可以利用根据本发明概念的制造半导体装置的方法形成。

更确切地说并且参看图1及图13，在存储节点孔153的侧面和底部上及模制层145的顶表面上形成第一电极层200可以包含将抑制气体馈送至ald装置的腔室中并且在所述腔室中安置有衬底100(步骤s11)。

馈送抑制气体(即步骤s11)可以包含馈送包括含卤素原子的化合物或含不饱和键的化合物的抑制气体。举例来说，抑制气体可以包括烷基卤化物、烯基卤化物、炔基卤化物、烯烃、炔烃中的至少一种及其组合。抑制气体不含氧及氮，并且可以是不与源气体反应的气体。

将抑制气体馈送到腔室中，保持一段预定时间(apredeterminedamountoftime)，所述时间足以使至少一部分抑制气体以物理方式和/或以化学方式吸附至界定存储节点孔153的侧面和底部的表面及模制层145的顶表面上。馈送到腔室中的抑制气体的一部分可以保持未吸附于腔室中，即，未以物理方式和/或以化学方式吸附至界定存储节点孔153的侧面和底部的表面及模制层145的顶表面上。

随后，通过馈送第一吹扫气体(步骤s13)吹扫未以物理方式和/或以化学方式吸附至界定存储节点孔153的侧面和底部的表面及模制层145的顶表面上的抑制气体。惰性气体可以用作第一吹扫气体并且可以是ar、he、kr、xe、n2或其组合。或者，可以通过进行抽吸工序(例如，使用附接至处理腔室出口的真空泵在处理腔室中产生真空或负压的真空抽吸工序)吹扫抑制气体。作为又另一替代方案，可以通过同时进行第一吹扫气体的馈送及抽吸工序来吹扫抑制气体。

随后，将源气体馈送到腔室中(步骤s15)。

将源气体馈送到腔室中，保持一段预定时间，所述时间足以使至少一部分源气体与界定存储节点孔153的侧面和底部的表面及模制层145的顶表面反应，或以化学方式吸附至所述表面上。另一部分源气体可以保持未吸附于腔室中。

由于抑制气体已经被吸附于界定存储节点孔153的侧面和底部的表面上及模制层145的顶表面上，故可以抑制源气体的物理吸附。

馈送源气体可以包含馈送含钛类化合物的源气体。举例来说，钛类化合物可以是但不限于ticl4。惰性气体可以与源气体一起馈送。举例来说，惰性气体可以是ar、he、kr、xe、n2或其组合。

为了吹扫未与衬底100反应的源气体，可以馈送第二吹扫气体(步骤s17)。

可以通过馈送第二吹扫气体进行源气体的吹扫。惰性气体可以用作第二吹扫气体。举例来说，惰性气体可以是ar、he、kr、xe、n2或其组合。或者，可以通过进行抽吸工序吹扫源气体。作为另一替代方案，可以通过同时进行第二吹扫气体的馈送及抽吸工序来吹扫源气体。

随后，通过对衬底100施加偏压，形成垂直于衬底100的电场。对衬底100施加偏压可以通过各种方式进行。举例来说，可以通过对安装在处理腔室的顶部和底部处的电极施加偏压，形成垂直于衬底100的电场。或者，可以通过对上面载有衬底100的夹盘的顶部及底部施加偏压，形成垂直于衬底100的电场。打算形成的电场的方向典型地将取决于打算馈送的反应气体的类型。

随后，将反应气体馈送到腔室中(步骤s19)。

反应气体可以被馈送到腔室中，并且接着可以在垂直于衬底100形成的电场存在下转化成等离子体。

转化成等离子体的反应气体可能具有不稳定的能态，但可以具有较高反应性。

转化成等离子体的反应气体与垂直于衬底100形成的电场以及吸附于存储节点孔153的侧壁和底表面及模制层145的顶表面上的源气体反应，并由此形成第一电极层200。

吹扫不反应的一部分反应气体。根据本发明概念的制造半导体装置的方法的实例包含重复以上描述的步骤，即，进行超过一个循环，直至形成具有所希望的厚度的薄膜，所述循环各自包括以上描述的步骤。

已描述了通过形成垂直于衬底100(非其上表面)的电场来形成薄膜，但为了更有效地沉积薄膜，也可以在相对于衬底100(非其上表面)倾斜的方向上形成电场。

参看图14及图15，牺牲层203形成于第一电极层200上以填充存储节点孔(图12的存储节点孔153)。

牺牲层203可以由与模制层145材料具有相同特性的材料形成。

在形成了牺牲层203之后，使牺牲层203及第一电极层200平坦化，直至暴露出模制层145的顶表面。牺牲层203及第一电极层200的平坦化可以包含进行化学机械抛光(chemicalmechanicalpolishing，cmp)工序。

在使牺牲层203及第一电极层200平坦化后，可以形成圆柱形下部电极层200a。下部电极层200a可以充当ocs型电容器的下部电极。

在形成了下部电极层200a之后，可以对下部电极层200a进行热处理工序。

更确切地说，通过进行热处理工序，可以使下部电极层200a的晶粒在形成介电层(图17的介电层205a)之前充分生长。也就是说，在形成了介电层(图17的介电层205a)之后，下部电极层200a的晶粒可能不再生长，而且介电层(图17的介电层205a)的特性在后续工序中可能不变。

参看图16，模制层145及牺牲层203被去除。

模制层145及牺牲层203优选通过湿式蚀刻方法去除，由此不会引起等离子体诱导的侵袭，从而防止破坏下部电极层200a。

通过去除模制层145及牺牲层203，下部电极层200a的外部侧壁及内部侧壁都可以被暴露出来。

参看图17，介电层205a可以通过在下部电极层200a及蚀刻中止层140上沉积包括金属氧化物的两组分介电材料而形成。介电层205a可以包括高k介电材料(即，可以具有较高介电性)。

介电层205a可以通过ald、cvd或pvd形成。介电层205a也可以利用根据本发明概念的薄膜形成方法形成。

在形成了介电层205a之后，可以通过在介电层205a上沉积包括金属的材料来形成上部电极层210a。上部电极层210a也可以利用根据本发明概念的薄膜形成方法形成。

上部电极层210a可以沿介电层205a的表面轮廓形成，由此不会完全填充下部电极层200a与另一下部电极层200a之间的间隙。

上部电极层210a可以通过ald、cvd或pvd形成。上部电极层210a也可以利用根据本发明概念的薄膜形成方法形成。

参看图18，形成罩盖层220，所述罩盖层覆盖上部电极层210a的整个顶表面。罩盖层220可以被形成以用于抑制上部电极层210a的晶粒生长及聚结。为了使用罩盖层220有效地抑制上部电极层210a的晶粒生长，罩盖层220可以被形成以用于填充下部电极层200a与另一下部电极层200a之间的间隙。

罩盖层220可以通过ald、cvd、pvd及旋涂法(在罩盖层220是例如旋涂玻璃(spinonglass，sog)的情况下)之一形成。

通过用以上所提到的方式形成罩盖层220，可以制造出图6的半导体装置。

简单地说，可以利用根据本发明概念的方法形成下部电极层200a及上部电极层210a。因此，可以在具有高纵横比的孔(即存储节点孔153)中形成具有预定宽度的下部电极层200a及上部电极层210a。

如上文所描述，本发明概念不限于在存储节点孔153中形成保形薄膜。也就是说，本发明概念也适用于在具有高纵横比的孔或沟槽中形成保形薄膜。因此，术语“开口”可以描述这些特征(存储节点孔或其它类型的孔或沟槽)或半导体装置的特征的其它实例中的任一种。

在下文中将参照图19描述根据本发明概念的制造半导体装置的方法的实例。

图19的实例与图1的实例基本上相同，不过抑制气体是在馈送了源气体之后馈送。因此，以下关于图19的实例的说明将主要集中在本实例与图1的实例之间的差异。

参看图19，根据本发明概念的制造半导体装置的方法包含馈送源气体(步骤s21)，馈送第一吹扫气体(步骤s23)，馈送抑制气体(步骤s25)，馈送第二吹扫气体(步骤s27)及馈送反应气体(步骤s29)。

步骤s21、s23、s25、s27及s29分别与图1的步骤s15、s13、s11、s17及s19基本上相同。

然而，不同于图1的实例，馈送抑制气体，(即步骤s25)是在馈送源气体(即步骤s21)之后进行。也就是说，在本发明概念的这一实例中，抑制气体的馈送是在源气体吸附至衬底上之后进行，并因此，抑制气体可以赶走已经吸附于衬底上的源气体而被吸附至衬底上。在本发明概念的这一实例中，与图1的实例中相同，吸附于衬底上的抑制气体可以防止特定区域中源气体的过度吸附。

因此，根据本发明概念的制造半导体装置的方法的这一实例也可以在衬底上形成具有基本上均一的厚度的保形薄膜。

在下文中将参照图20描述根据本发明概念的制造半导体装置的方法的实例。

图20的实例与图1的实例基本上相同，不过抑制气体是在馈送反应气体之后馈送。因此，以下关于图20的实例的说明将主要集中在本实例与图1的实例之间的差异。

参看图20，根据本发明概念的制造半导体装置的方法包含馈送源气体(步骤s31)，馈送第一吹扫气体(步骤s33)，馈送反应气体(步骤s35)，馈送第二吹扫气体(步骤s37)及馈送抑制气体(步骤s39)。

步骤s31、s33、s35、s37及s39分别与图1的步骤s15、s13、s19、s17及s11基本上相同。

馈送抑制气体(即步骤s39)是在馈送反应气体(即步骤s35)之后进行。抑制气体可以赶走衬底上过度吸附的源气体及反应气体。因此，根据本发明概念的制造半导体装置的方法的这一实例也可以在衬底上形成具有基本上均一的厚度的保形薄膜。

在下文中将参照图21描述根据本发明概念的制造半导体装置的方法的另一实例。

图21的实例与图1的实例基本上相同，不过源气体和抑制气体是一起馈送的。因此，以下关于图21的实例的说明将主要集中在本实例与图1的实例之间的差异。

参看图21，根据本发明概念的制造半导体装置的方法包含馈送源气体及抑制气体(步骤s41)，馈送第一吹扫气体(步骤s43)及馈送反应气体(步骤s45)。

步骤s41、s43及s45分别与图1的步骤s15和s11、s13及s19基本上相同。

在本发明概念的这一实例中，源气体和抑制气体可以一起馈送(步骤s41)。抑制气体可以被吸附至衬底上，同时抑制源气体吸附至衬底上。因此，根据本发明概念的制造半导体装置的方法的这一实例可以在衬底上形成具有基本上均一的厚度的保形薄膜。

在下文中将参照图22描述根据本发明概念的制造半导体装置的方法的另一实例。

图22的实例与图1的实例基本上相同，不过反应气体和抑制气体是一起馈送的。因此，以下关于图22的实例的说明将主要集中在本实例与图1的实例之间的差异。

参看图22，根据本发明概念的制造半导体装置的方法包含馈送源气体(步骤s51)，馈送第一吹扫气体(步骤s53)及馈送反应气体和抑制气体(步骤s55)。

步骤s51、s53及s55分别与图1的步骤s15、s13及s19和s11基本上相同。

在本发明概念的这一实例中，反应气体和抑制气体可以一起馈送(步骤s55)。抑制气体可以使已经吸附于衬底上的源气体解吸附并且吹扫衬底上过度吸附的源气体。因此，根据本发明概念的制造半导体装置的方法的这一实例可以在衬底上形成保形薄膜。

在下文中将参照图23和图24描述根据本发明概念的半导体装置制造设备的实例。

在下文中将以使用等离子体形成薄膜为例描述根据本发明概念的半导体装置制造设备的一些实例。然而，本发明概念不限于使用等离子体形成薄膜。也就是说，根据本发明概念的半导体装置制造设备也适用于不使用等离子体形成薄膜的半导体装置制造设备，例如使用热形成薄膜的半导体装置制造设备。

图23是说明根据本发明概念的一些实例的半导体装置制造设备的示意图。

参看图23，半导体装置制造设备包含腔室310、衬底支撑件320、气体注入器330、抑制气体供应器410、源气体供应器420、反应气体供应器430及吹扫气体供应器440。

腔室310可以呈圆柱形并且可以包含反应空间。腔室310可以另外包含泵340、压力控制器312及加热器314。

泵340可以连接至腔室310以抽出腔室310中的杂质及反应副产物。另外，泵340可以在腔室310内形成并维持真空。

压力控制器312可以控制腔室310内部的压力。另外，加热器314可以加热腔室310的内部以提高反应性。尽管未具体说明，但腔室310可以另外包含冷却器，用于冷却加热的腔室310。

衬底支撑件320可以安置于腔室310中以容纳衬底s。衬底支撑件320可以固定至腔室310的下部，而且可以视需要在腔室310内升高和/或旋转。

衬底s可以是硅衬底，但本发明概念不限于此。也就是说，可以形成薄膜的各种其它衬底都可以用作衬底s。

尽管未具体说明，但衬底支撑件320可以包含用于将衬底s装载于衬底支撑件320的顶表面上的装置。举例来说，衬底支撑件320可以包含用于装载及卸载衬底s的多个升降销(liftpin)部分。

衬底支撑件320可以连接至下部电源325。下部电源325可以连接至衬底支撑件320以向衬底支撑件320提供电压。下部电源325可以是交流电(alternatingcurrent，ac)电源，但本发明概念不限于此。也就是说，或者，下部电源325可以是直流电(directcurrent，dc)电源。

气体注入器330可以安置于腔室310中并且可以将气体注入腔室310中。更确切地说，气体注入器330可以连接至源气体供应器420、反应气体供应器430、抑制气体供应器410或吹扫气体供应器440，以将各种气体注入腔室310中。气体注入器330可以固定至腔室310的上部，而且可以视需要在腔室310内升高和/或旋转。

气体注入器330可以连接至上部电源335。上部电源335可以连接至气体注入器330以向气体注入器330提供电压。上部电源335可以是ac电源，但本发明概念不限于此。也就是说，或者，上部电源335可以是dc电源。

在一些实例中，下部电源325及上部电源335可以在腔室310内部形成电场。举例来说，下部电源325及上部电源335可以在腔室310内部形成通过衬底支撑件320及气体注入器330的电场。

因此，注入腔室310中的气体可以等离子化(plasmatized)。举例来说，供应至腔室310中的反应气体可以在由下部电源325及上部电源335形成的电场作用下等离子化。等离子化的气体可能具有不稳定能态，但可以具有较高反应性。

抑制气体供应器410可以连接至腔室310并且可以将抑制气体供应至腔室310中。在一些实例中，抑制气体供应器410可以通过第一阀410v控制并且可以连接至气体注入器330以将抑制气体供应至腔室310中。

源气体供应器420可以连接至腔室310并且可以将源气体供应至腔室310中。在一些实例中，源气体供应器420可以通过第二阀420v控制并且可以连接至气体注入器330以将源气体供应至腔室310中。

反应气体供应器430可以连接至腔室310并且可以将反应气体供应至腔室310中。在一些实例中，反应气体供应器430可以通过第三阀430v控制并且可以连接至气体注入器330以将反应气体供应至腔室310中。

吹扫气体供应器440可以连接至腔室310并且可以将吹扫气体供应至腔室310中。在一些实例中，吹扫气体供应器440可以通过第一阀410v、第二阀420v及第三阀430v控制并且可以连接至气体注入器330以将吹扫气体供应至腔室310中。

半导体装置制造设备可以包含抑制气体控制器412，用于控制抑制气体的蒸气压。抑制气体控制器412可以连接至抑制气体供应器410以控制抑制气体的蒸气压。

更确切地说，抑制气体控制器412可以包含用于加热或冷却抑制气体的装置。在抑制气体控制器412加热抑制气体的情况下，可以增加抑制气体的蒸气压。在此情况下，抑制气体可以在很大程度上抑制源气体的过度吸附。另一方面，在抑制气体控制器412冷却抑制气体的情况下，可以降低抑制气体的蒸气压。在此情况下，抑制气体可以在较低程度上抑制源气体的过度吸附。也就是说，抑制气体控制器412可以控制供应至腔室310中的抑制气体并因此可以控制保形薄膜的形成。

在下文中将参照图24描述半导体装置制造设备的操作。

图24是说明操作图23的半导体装置制造设备的时序图。更确切地说，图24可以是例如显示在原子层沉积期内将气体供应至腔室310中的时序的时序图。

参看图24，第一阀410v可以为抑制气体提供管道。也就是说，可以将抑制气体从抑制气体供应器410供应至腔室310中的衬底s上。

之后，第一阀410v、第二阀420v及第三阀430v可以阻止抑制气体并且为第一吹扫气体提供管道。也就是说，可以将第一吹扫气体从吹扫气体供应器440供应至腔室310中的衬底s上。第一吹扫气体可以吹扫未吸附于衬底s上的抑制气体。

之后，第二阀420v可以阻止第一吹扫气体并为源气体提供管道。也就是说，可以将源气体从源气体供应器420供应至腔室310中的衬底s上。

之后，第一阀410v、第二阀420v及第三阀430v可以阻止源气体并为第二吹扫气体提供管道。也就是说，可以将第二吹扫气体从吹扫气体供应器440供应至腔室310中的衬底s上。第二吹扫气体可以吹扫未吸附于衬底s上的源气体。

之后，第三阀430v可以阻止第二吹扫气体并为反应气体提供管道。也就是说，可以将反应气体从反应气体供应器430供应至腔室310中的衬底s上。因此，反应气体可以与吸附于衬底s上的源气体反应。接着，反应气体可以在腔室310中在下部电源325及上部电源335作用下等离子化。等离子化的反应气体可以更好地与源气体反应。然而，如上文所描述，使用等离子体形成薄膜只是示例性的。举例来说，可以使用提供至腔室310的热，使反应气体与源气体反应。

之后，第一阀410v、第二阀420v及第三阀430v可以阻止反应气体并为第三吹扫气体提供管道。也就是说，可以将第三吹扫气体从吹扫气体供应器440供应至腔室310中的衬底s上。因此，第三吹扫气体可以吹扫未反应的源气体及反应气体。

因此，半导体装置制造设备可以提供可靠性改善的半导体装置。

在下文中将参照图25描述根据本发明概念的半导体装置制造设备的实例。

图25是说明根据本发明概念的一些实例的半导体装置制造设备的示意图。

在下文中将主要集中在根据图25的实例与图23和图24的实例的差异描述图25的实例的半导体装置制造设备。

参看图25，半导体装置制造设备包含第一吹扫气体供应器440a、第二吹扫气体供应器440b及第三吹扫气体供应器440c。

第一吹扫气体供应器440a、第二吹扫气体供应器440b及第三吹扫气体供应器440c可以分别连接至抑制气体供应器410、源气体供应器420及反应气体供应器430。

更确切地说，第一吹扫气体供应器440a可以连接至腔室310及抑制气体供应器410。因此，第一吹扫气体供应器440a可以供应第一吹扫气体以吹扫腔室310中的抑制气体。

第一阀410v'可以连接至第一吹扫气体供应器440a及抑制气体供应器410。也就是说，第一阀410v'可以为第一吹扫气体或抑制气体提供管道。举例来说，第一阀410v'可以阻止第一吹扫气体并为抑制气体提供管道，或可以阻止抑制气体并为第一吹扫气体提供管道。

第二吹扫气体供应器440b可以连接至腔室310及源气体供应器420。因此，第二吹扫气体供应器440b可以供应第二吹扫气体以吹扫腔室310中的源气体。

第二阀420v'可以连接至第二吹扫气体供应器440b及源气体供应器420。也就是说，第二阀420v'可以为第二吹扫气体或源气体提供管道。举例来说，第二阀420v'可以阻止第二吹扫气体并为源气体提供管道，或可以阻止源气体并为第二吹扫气体提供管道。

第三吹扫气体供应器440c可以连接至腔室310及反应气体供应器430。因此，第三吹扫气体供应器440c可以供应第三吹扫气体以吹扫腔室310中的反应气体。

第三阀430v'可以连接至第三吹扫气体供应器440c及反应气体供应器430。也就是说，第三阀430v'可以为第三吹扫气体或反应气体提供管道。举例来说，第三阀430v'可以阻止第三吹扫气体并为反应气体提供管道，或可以阻止反应气体并为第三吹扫气体提供管道。

在下文中将参照图26描述根据本发明概念的一些实例的半导体装置制造设备。

图26是说明根据本发明概念的一些实例的半导体装置制造设备的示意图。

在下文中将主要集中在与根据图23至图25的实例中的任一个的半导体装置制造设备的差异描述根据图26的实例的半导体装置制造设备。

参看图26，半导体装置制造设备包含气体箱500。

抑制气体供应器410及源气体供应器420被安置于气体箱500中。也就是说，气体箱500可以将抑制气体及源气体中的至少一种提供至腔室310。

更确切地说，气体箱500可以包含第四阀500v。第四阀500v可以连接至抑制气体供应器410及源气体供应器420。也就是说，第四阀500v可以为抑制气体及源气体中的至少一种提供管道。举例来说，第四阀500v可以阻止源气体并为抑制气体提供管道，或可以阻止抑制气体并为源气体提供管道。或者，第四阀500v可以同时为抑制气体及源气体提供管道。另外,半导体装置制造设备包含第一阀410v'、第二阀420v'及第三阀430v'。

第一吹扫气体供应器440a'可以连接至腔室310及气体箱500。更确切地说，第一吹扫气体供应器440a'可以连接至抑制气体供应器410及源气体供应器420。因此，第一吹扫气体供应器440a'可以吹扫供应至腔室310中的抑制气体及源气体中的至少一种。

尽管已经参照本发明概念的实例具体地显示并描述本发明概念，但本领域普通技术人员应了解，在不脱离所附权利要求书所界定的本发明概念的精神和范围的情况下，可以对所公开的实例的形式及细节作出各种修改。因此，预期所公开的实例在所有方面都被视为说明性和非限制性的，参考所附权利要求书而非前述说明指示本发明概念的范围。