一种集成电路芯片及其制作方法、栅驱动电路与流程

本发明涉及半导体技术领域，具体而言涉及一种集成电路芯片及其制作方法、栅驱动电路。

背景技术：

图1a示出一种采用高压集成电路芯片(hvic)形成的栅驱动电路100a，其包括高压集成电路芯片10a、电阻r1、自举二极管d1、自举电容c1、第一功率管p1和第二功率管p2。高压集成电路芯片10a具有低侧电源端vcc、高侧电源端vb、浮动电源端vs、高侧输出ho、低侧输出lo以及接地端com，各器件连接如图1a所示。在电路工作时vs的电压是周期性浮动于低压和高压之间，当浮动电源端vs为低电平时，低侧电源端vcc通过自举二极管d1对自举电容c1充电使其电位接近vcc，向高侧电源vb供电；当vs端电压浮动到高压时，通过自举电容储存的电荷的作用vs电压超过vcc电压，二极管进入反向截止状态，这时，通过自举电容c1两端的vb和vs之间的电压差仍为约等于vcc，从而对高侧控制电路供电。因此，自举(bootstrap)二极管需要承受高压，通常采用外置分立器件的方式来实现。

传统的高压集成电路采用外置的方式来实现电压自举来给高侧电路供电，给应用系统电路的设计增加了复杂性和调试的困难和成本。而通常集成工艺平台难以提供集成的合适的自举二极管，因而无法使用集成的标准器件用作hvic的自举二极管。

因此有必要提出一种集成电路芯片及其制作方法、栅驱动电路，以解决上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种集成电路芯片及其制作方法、栅驱动电路，可以使得形成自举电路时无需使用外接自举二极管，提高了芯片的集成度，简化了外围电路，从而降低了成本，提高了可靠性。

为了克服目前存在的问题，本发明一方面提供一种集成电路芯片，包括：

半导体衬底，在所述半导体衬底中形成有用于制作高压栅驱动电路的高压岛；

高压结终端，所述高压结终端包围所述高压岛，所述高压结终端包括形成在所述高压岛周围的耗尽型mos器件，所述耗尽型mos器件的栅极和漏极短接，所述耗尽型mos器件的源极与高侧电源端连接；

双极晶体管，所述双极晶体管的集电极和基极短接并与低侧电源端连接，所述双极晶体管的发射极与所述耗尽型mos器件的栅极连接。

可选地，所述高压岛呈四边形，所述耗尽型mos器件形成在所述高压岛的相邻的三个边上。

可选地，在所述高压岛的第四边上形成有高压电平移位器件。

可选地，所述耗尽型mos器件包括：

形成在所述半导体衬底上相邻的具有第一导电类型的第一阱区和具有第二导电类型的第二阱区；

形成在所述第一阱区中的、具有第一导电类型的有源区；

形成在所述第二阱区中的、具有第二导电类型的漏极和第三阱区；

形成在所述第三阱区中的、具有第二导电类型的源极；

形成在所述半导体衬底中，且位于所述具有第一导电类型的有源区、所述具有第二导电类型的漏极和所述具有第二导电类型的源极之间的隔离结构；

形成在所述具有第二导电类型的漏极和所述具有第二导电类型的源极之间的隔离结构上的多晶硅场板。

可选地，所述耗尽型mos器件还包括：

形成在所述第一阱区和所述半导体衬底之间的具有第一导电类型的第一埋层；

形成在所述第三阱区和所述半导体衬底之间的具有第二导电类型的第二埋层。

可选地，所述耗尽型mos器件还包括：

覆盖所述第一导电类型的有源区、所述具有第二导电类型的漏极、所述具有第二导电类型源极和所述多晶硅场板的第一介质层；

形成在所述第一介质层中的、填充有导电材料的接触孔；

通过所述接触孔与所述具有第一导电类型的有源区、所述具有第二导电类型的漏极、所述具有第二导电类型的源区和所述多晶硅场板连接的金属引出；

其中，所述具有第二导电类型的漏极和所述多晶硅场板连接至同一金属引出。

可选地，所述双极晶体管形成在所述半导体衬底中位于所述高压结终端之外的区域中。根据本发明的集成电路芯片，由于在芯片内部的高压结终端形成耗尽型mos器件，其可以承受高压，因此可以用作自举器件，这样使得形成自举电路时无需使用外接自举二极管，提高了芯片的集成度，简化了外围电路，从而降低了成本，提高了可靠性。

并且进一步地，所集成的自举器件不需要额外的工艺，与标准工艺兼容，基本不增加成本。

本发明另一方面提供一种集成电路芯片的制作方法，包括：

提供半导体衬底，在所述半导体衬底中形成用于制作高压栅驱动电路的高压岛；

在所述半导体衬底中形成高压结终端，所述高压结终端包围所述高压岛，所述高压结终端包括形成在所述高压岛周围的耗尽型mos器件，所述耗尽型mos器件的栅极和漏极短接，所述耗尽型mos器件的源极与所述集成电路芯片的高侧电源端连接；

在所述半导体衬底中形成双极晶体管，所述双极晶体管的集电极和基极短接并与所述集成电路芯片的电源端连接，所述双极晶体管的发射极与所述耗尽型nmos器件的栅极连接。

可选地，所述高压岛呈四边形，所述耗尽型mos器件形成在所述高压岛的相邻的三个边上。

可选地，还包括：

在所述高压岛的第四边上形成高压电平移位器件。

可选地，形成所述耗尽型mos器件包括：

在所述半导体衬底上相邻的具有第一导电类型的第一阱区和具有第二导电类型的第二阱区；

在所述第一阱区中形成有具有第一导电类型的有源区；

在所述第二阱区中形成有具有第二导电类型的漏极和第三阱区，在所述第三阱区中形成有具有第二导电类型的源区；

在所述具有第一导电类型的有源区、所述具有第二导电类型的漏极和所述具有第二导电类型的源区之间形成有隔离结构；

在所述具有第二导电类型的漏极和所述具有第二导电类型的源区之间的隔离结构上形成有多晶硅场板。

可选地，所述在所述高压结终端中形成耗尽型mos器件还包括：

在所述第一阱区和所述半导体衬底之间形成具有第一导电类型的第一埋层；

在所述第三阱区和所述半导体衬底之间形成具有第二导电类型的第二埋层。

可选地，形成所述耗尽型mos器件还包括：

形成覆盖所述第一导电类型的有源区、所述具有第二导电类型的漏极、所述具有第二导电类型源区和所述多晶硅场板的第一介质层；

在所述第一介质层中形成填充有导电材料的接触孔；

形成通过所述接触孔与所述具有第一导电类型的有源区、所述具有第二导电类型的漏极、所述具有第二导电类型的源区和所述多晶硅场板连接的金属引出，

其中，所述具有第二导电类型的漏极和所述多晶硅场板连接至同一金属引出。

可选地，所述双极晶体管形成在所述半导体衬底中位于所述高压结终端之外的区域中。

根据本发明的集成电路芯片的制作方法，由于在芯片内部的高压结终端形成耗尽型mos器件，其可以承受高压，因此可以用作自举器件，这样使得形成自举电路时无需使用外接自举二极管，提高了芯片的集成度，简化了外围电路，从而降低了成本，提高了可靠性。

进步一地，所集成的自举器件不需要额外的工艺，与标准工艺兼容，因此基本不增加成本。

本发明再一方面提供一种栅驱动电路，其包括如上所述的集成电路芯片，以及电阻、自举电容、第一功率管和第二功率管，所述集成电路芯片的电源端通过电阻与工作电源连接，所述自举电容的第一端与所述集成电路芯片的高侧电源端连接，所述自举电容的第二端与所述集成电路芯片的浮动电源端连接，所述第一功率管的栅极与所述集成电路芯片的高侧输出连接，所述第一功率管的源极与所述工作电源连接，所述第一功率管的漏极与所述集成电路芯片的所述浮动电源端以及所述第二功率管的漏极连接，所述第二功率管的栅极与所述集成电路芯片的低侧输出连接，所述第二功率管的源极与所述集成电路芯片的接地端连接。

根据本发明的栅驱动电路，由于具有上述集成电路芯片，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a示出目前一种栅驱动电路的示意性电路图示；

图1b示出根据本发明一实施方式的栅驱动电路的示意性电路图示；

图2a示出目前一种集成电路芯片的高压岛和高压结终端的示意俯视图；

图2b示出根据本发明一实施方式的高压岛和高压结终端的示意俯视图；

图3a是图2a所示的集成电路芯片的高压结终端沿a-a方向的剖视图；

图3b是图2b所示的集成电路芯片的高压结终端沿b-b方向的剖视图；

图4示出根据本发明一实施方式的集成电路芯片的制作方法的示意性步骤流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

为了克服前述问题，本实施例提出一种集成电路芯片以及使用该集成电路芯片形成的栅驱动电路，该集成电路芯片内部形成有自举器件，因此无需使用外接自举二极管，从而克服了避免使用外接自举二极管给应用系统电路造成的设计复杂和调试困难，且成本高的问题。本实施例的目的是这样实现的，通过设计一种耐高压的耗尽性nmos器件，该器件和高压集成电路的高压岛整合在一起，可基本不增加芯片的版图面积，同时提供一种可使用该器件的电路结构。

下面结合图1b至图3b对根据本发明一实施方式的集成电路芯片以及使用该集成电路芯片形成的栅驱动电路进行说明。

首先，如图1b所示，本实施公开一种栅驱动电路100b，其使用的集成电路芯片10b内部形成有双极晶体管q1以及耐高压的耗尽型nmos器件n1。

图1b所示的栅驱动电路的连接关系为：所述双极晶体管q1的集电极和基极短接并与所述集成电路芯片10b的低侧电源端vcc连接，所述双极晶体管q1的发射极与所述耗尽型mos器件n1的栅极连接，所述耗尽型mos器件n1的栅极和漏极短接，所述耗尽型mos器件的源极与所述集成电路芯片10b的高侧电源端vb连接。所述集成电路芯片10b的低侧电源端vcc通过电阻r1与工作电源，例如600v电压的外部工作电源连接，所述集成电路芯片10b的高侧电源端vb与自举电容c1的第一端连接，所述集成电路芯片10b的浮动电源端vs与所述自举电容c1的第二端连接，所述集成电路芯片10b的高侧输出ho与第一功率管p1的栅极连接，所述第一功率管p1的源极与所述工作电源连接，所述第一功率管p的漏极与所述集成电路芯片10b的所述浮动电源端vs以及第二功率管p2的漏极连接，所述集成电路芯片10b的低侧输出lo与第二功率管p2的栅极与连接，所述第二功率管p2的源极与所述集成电路芯片10b的接地端com连接。

图1b所示栅驱动电路100b实现自举的原理为：工作时集成电路芯片10b的vs端电平周期性地在低电平和高压之间浮动，当vs端为低电平时，双极晶体管q1处于正向导通状态，耗尽型高压nmos器件n1处于开启状态，从而工作电源对vb和vs两端之间所连接的自举电容c1进行充电。当vs端向高压浮动时，vb端在自举电容c1作用下电压同步提高，当vs端电位超过vcc端时，双极晶体管q1进入反偏截止，vs端电压进一步上升后，耗尽型高压nmos器件n1因为衬偏作用变为截止状态，这样用本发明所提供的器件(即集成电路芯片10b)就可组成图1b的栅驱动电路，从而取消了外置的分立的自举二极管。

应当理解的是，集成电路芯片10b通常包括控制电路、低侧驱动电路、高侧驱动电路以及将控制电路的低侧控制信号传递至高侧驱动电路的电平移位电路。高侧驱动电路形成在芯片或半导体衬底的高压岛中，且电位为浮动电位，通常用高压结终端包围以耐高压，并且起隔离高侧驱动电路与低侧驱动电路的作用。本实施例中高压集成电路芯片10b的双极晶体管q1制作在集成电路芯片的低压区域，耐高压的耗尽型nmos器件n1同时用作集成电路芯片的高压岛的高压结终端，从而基本不增加版图面积。

双极晶体管q1可用bcd工艺平台的标准双极晶体管实现，在此不做赘述。下面结合图2a至图3b对本实施例的集成电路芯片10b的高压岛以及高压结终端进行描述，并结合目前的高压集成电路芯片10a的高压岛以及高压结终端的结构说明二者的区别。

首先参考图2a和图2b，其中图2a为一种常规的高压岛和高压结终端的示意性俯视图，图2b为本实施例提出的一种高压岛和高压结终端的示意性俯视图。传统的图2a所示高压岛(示例性地为四边形)101a被高压结终端(示例性地为四边形)102a包围，通常在高压结终端102a)的一边，例如图2a中103a部分集成了2个电平移位器件，例如ldmos器件，而在高压结终端102a的另外三边，例如图2a中104a，为常规的耐压结终端，确保高压岛的耐压。图2b示出了本实施例提出的高压岛101b，其在高压结终端102b的三边104b集成了耗尽型高压nmos器件，且在高压结终端的另外一边同样集成了2个高压电平移位器件103b，从图2b中可见，本实施例对常规高压岛的没有器件的3边高压结终端进行利用，在这3边高压结终端上设置耐高压的耗尽型nmos器件，不需要额外的面积。

接着，如图3a和图3b所示，其中图3a为常规的高压结终端结构示意图，对应于图2a的剖面位置a-a，其基本结构包括，p型衬底103，位于p型衬底103中的p型埋层104深n埋层105，以及位于p型埋层104和深n埋层105之上的外延后制作的p阱106和高压n阱107。高压n阱107用做漂移区，且其中形成有低压n阱108，在p阱106中形成有p+有源区110a，用于引出p阱并连接到p衬底，在低压n阱108中形成n+有源区110b，用于引出n阱，也就是高压岛电位vb端，p+有源区11a和n+有源区110b之间以及与其他相邻区域(未示出)之间形成有诸如场氧化层的隔离结构109，在p+有源区110a和n+有源区110b之间的隔离结构109上形成有多晶作为场板111。112a为引出p+有源区端同时引出多晶硅场板111的金属引出，112b为连接n+有源区引出高压岛电位(即高侧电源端vb)的金属引出。在金属引出和衬底之间形成有介质层以及填充有导电材料的通孔，以连接金属引出和对应的区域。

图3b为本实施例公开的高压耗尽nmos器件的结构，其对应于图2b的剖面位置b-b，其基本结构包括：p型衬底103，在p型衬底103中形成有p型埋层104和深n埋层105。在p型埋层104和深n埋层105之上形成有p阱106和高压n阱107，高压n阱107用做漂移区，且其中形成有低压n阱108。在p阱106中形成有p+有源区110a，用于引出p阱并连接到p衬底。在低压n阱108中形成n+源区110b，用于引出n阱。在高压n阱还形成有n+漏极110c，用于引出高压n阱即形成耗尽型nmos器件的漏极。p+有源区110a、n+源区110b和n+漏极110c之间以及与其他相邻区域(未示出)之间形成有诸如场氧化层的隔离结构109。在n+漏极110c和n+源区110b之间的隔离结构109上形成有多晶硅场板111。金属引出112a通过通孔与p+有源区电连接，金属引出112b与n+源区110b电连接，用于与高侧电源端vb电连接。金属引出112c为高压耗尽nmos器件的漏极和栅极的金属引出，漏极和栅极短接的方式可提高充电电流。

从图3a和图3b的对比中可以看出，本实施例的耐高压的耗尽型nmos器件n1仅增加漏极的注入，并改变部分金属引出的连接方式，其完全可以采用标准工艺平台的现有层次制作，不需要增加额外的成本。

需要说明的是，对于图2b中高压结终端104b其剖面均为图3b所示的结构，也即对于一个高压岛，在高压结终端上形成有一个耗尽型mos器件，该耗尽型mos器件的宽度为高压结终端的三个边104b的长度和。

根据本实施例的集成电路芯片以及栅驱动电路，由于在芯片内部的高压结终端形成耗尽型mos器件，其可以承受高压，因此可以用作自举器件。这样使得形成自举电路时无需使用外接自举二极管，提高了芯片的集成度，简化了外围电路，从而降低了成本，提高了可靠性。并且所集成的自举器件不需要额外的工艺，与标准工艺兼容。

实施例二

本实施例提出一种集成电路芯片的制作方法，如图3所示，包括：。

步骤401，提供半导体衬底，在所述半导体衬底中形成用于制作高压栅驱动电路的高压岛。

其中，半导体衬底可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。

所述高压岛以及高压栅驱动电路可以通过本领域常用的诸如光刻、注入、刻蚀等方法根据具体的电路布图和设计进行制作，在此不做赘述。

步骤402，在所述半导体衬底中形成围绕所述高压岛的耗尽型mos器件，所述耗尽型mos器件用作所述高压岛的高压结终端，并且所述耗尽型mos器件的栅极和漏极短接，所述耗尽型mos器件的源极与所述集成电路芯片的高侧电源端连接。

示例性，所述高压结终端/耗尽型mos器件和高压岛的布图如图2b所示，高压岛和高压结终端呈四边形，在所述高压岛的其中三个连续边上形成所述耗尽型mos器件。示例性地，在所述高压岛的剩余一边形成高压电平移位器件，例如ldmos器件。

示例性地，所述耗尽型mos器件可以通过下述步骤完成：

首先，在所述半导体衬底上相邻的具有第一导电类型的第一阱区和具有第二导电类型的第二阱区，所述第一导电类型例如p型，所述第二导电类型例如n型；

接着，在所述半导体衬底上形成具有第一导电类型的第一埋层和具有第二导电类型的第二埋层；

接着，在所述半导体衬底上形成外延层，并在所述外延层中制作具有第一导电类型的第一阱区和具有第二导电类型的第二高压阱区，以及在所述第二高压阱区中制作具有第二导电类型的第三低压阱区；

接着，所述外延层中形成诸如场氧的隔离结构，以定义有源区；

接着，在所述第一阱区中形成具有第一导电类型的有源区，在所述第二阱区中形成有具有第二导电类型的漏极，在所述第三阱区中形成有具有第二导电类型的源区；

接着，在所述具有第二导电类型的漏极和所述具有第二导电类型的源区之间的隔离结构上形成有多晶硅场板；

接着，形成覆盖所述第一导电类型的有源区、所述具有第二导电类型的漏极、所述具有第二导电类型源区和所述多晶硅场板的第一介质层；

接着，在所述第一介质层中形成填充有导电材料的接触孔(contact)；

接着，形成通过所述接触孔与所述第一导电类型的有源区、所述具有第二导电类型的漏极、所述具有第二导电类型的源区和所述多晶硅场板的金属引出，其中所述具有第二导电类型的漏极和所述多晶硅场板连接至同一金属引出。

步骤403，在所述半导体衬底中形成双极晶体管，所述双极晶体管的集电极和基极短接并与所述集成电路芯片的电源端连接，所述双极晶体管的发射极与所述耗尽型nmos器件的栅极连接。

应当理解的是，所述双极晶体管形成在所述半导体衬底中位于所述高压结终端之外的区域中。

至此，完成了根据本发明实施例的集成电路芯片的制作方法的工艺步骤，可以理解的是，本实施例集成电路芯片的制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如制作双极晶体管以及低压驱动电路、控制电路的步骤。

应当理解的是，上述各步骤仅说明根据本发明实施例的集成电路芯片的制作方所述包含的步骤，而不代表步骤的顺序，其中所提到的各步骤可能先后进行或者同时进行。

根据本实施例的集成电路芯片的制作方法，由于在芯片内部的高压结终端形成耗尽型mos器件，其可以承受高压，因此可以用作自举器件，这样使得形成自举电路时无需使用外接自举二极管，提高了芯片的集成度，简化了外围电路，从而降低了成本，提高了可靠性，并且所集成的自举器件不需要额外的工艺，与标准工艺兼容。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。