一种高迁移率晶体管的制备方法与流程

本发明属于半导体技术领域，具体是一种高迁移率晶体管的制备方法。

背景技术：

高电子迁移率晶体管（hemt）相对于绝缘栅双极晶体管、晶闸管等其他功率半导体器件具有高效率，因此在用于高频应用的集成电路中使用高电子迁移率晶体管（hemt）。hemt是利用具有不同带隙的两种半导体材料之间的异质结形成器件沟道，来代替金属氧化物半导体场效应晶体管（mosfet）中的掺杂区。

然后，氮化镓基半导体材料具有优良的物理和化学特性，现在特别多的用于制备高频、高功率的高电子迁移率晶体管。氮化镓基高电子迁移率晶体管击穿电压高、工作频率高、输出功率大、抗辐射性能好，在无线通信、雷达、航空航天、汽车电子、自动化控制、石油勘探、高温辐射环境等领域有广阔的应用前景。高电子迁移率晶体管的原理为：由于组成异质结的两种半导体材料的禁带宽度不同，在异质结界面处形成了势垒和势阱，由极化效应或调制掺杂产生的自由电子，积累在非掺杂的氮化镓层靠近界面的三角形势阱中，形成二维电子气，由于势阱中的这些电子与势垒中的电离杂质空间分离，大大降低了库伦散射，从而显著提高了材料的电子迁移率。制备形成器件后，通过调节栅电极偏压可以控制异质结界面处的二维电子气密度，在一定的直流偏压下，可以对高频微波信号进行放大。

目前所常用的制作高电子迁移率晶体管（hemt）的方法，源漏和栅的形成是通过普通光刻得到，技术上还比较复杂，工艺上还存在一些亟待改进的问题，如中国专利文件公开号为cn103779408a，公开日为2014年5月7号，名称为“基于耗尽型槽栅algan/ganhemt器件结构及其制作方法”的发明专利，公开了一种基于耗尽型槽栅algan/gan的hemt器件结构及其制作方法，在衬底上外延生长耗尽型algan/gan异质结材料，并在该结构上形成槽栅、源极和漏极，然后淀积一层绝缘层，在绝缘层上（栅漏区域以及栅源区域间），形成硅化物（nisi，tisi2等等），最后淀积钝化层实现器件的钝化，使用该制造方法，栅形成过程采用的是光刻，之后金属填充的方式，光刻的工艺对准是通过光刻机，制作成本高，过程控制不易，且普通光刻机的光刻线宽存在极限，制作出的器件体积较大，光刻过程也会存在一定的对准偏差。再如中国专利文件公开号为cn1553487，公开日为2004年12月8日，名称为“可获得纳米t型栅的高电子迁移率晶体管的制作方法”的发明专利，公开了一种制作纳米t型栅的高电子迁移率晶体管（hemt）的方法，在砷化镓金属半导体场效应晶体管或砷化镓赝配高电子迁移率晶体管或磷化铟赝配高电子迁移率晶体管基片上光刻出有源区，并通过离子注入或湿法腐蚀的方法来形成高电子迁移率晶体管源区、漏区和高电子迁移率晶体管所需的区域，即台面；在台面上进行常规的光学光刻，形成源漏的光刻胶图形，形成源漏金属，并在氨气气氛下放置合金，形成器件的源漏；淀积绝缘层，供源区和漏区之间的栅的长度即栅长压缩使用；光刻栅图形，形成初始的栅长图形；各向异性刻蚀绝缘层，转移栅图形；各向同性刻蚀绝缘层，压缩栅长；涂底层光刻胶；减薄底层光刻胶，供阳栅图形转移为阴栅图形使用；常规光刻形成宽栅窗口，套刻在栅槽上，形成栅图形顶层；去除绝缘层图形，露出栅图形底层；腐蚀窗口中栅槽下面地高参杂浓度区，去除砷化镓金属半导体场效应晶体管或砷化镓赝配高电子迁移率晶体管或磷化铟赝配高电子迁移率晶体管基片的帽层；蒸发、剥离栅金属，形成砷化镓金属半导体场效应晶体管或砷化镓赝配高电子迁移率晶体管或磷化铟赝配高电子迁移率晶体管晶片栅；钝化并开连线窗口，完成器件制作。使用该方法制作使用该方法制作高电子迁移率晶体管（hemt），其栅的制作采用的t形栅制造工艺，栅的形成是通过光刻来形成，依然不可避免的引入对准偏差，栅形成之后的缩小工艺容易带来栅长不一致甚至的断栅的情况，并且由于工艺的可控性限制，栅长缩小存在极限，并且栅长依然受到光刻极限的限制。

综上所述，现有技术中存在的问题如下：

一、现有技术中，源漏和栅的形成是通过普通光刻得到的，普通光刻机的光刻线宽存在极限，得到栅的长度较大，并存在与源漏的套刻引入的对准偏差，制作出的高迁移率晶体管栅极与源/漏极的交叠电容偏大，性能不高，得到的器件尺寸也较大，同时，采用光刻机的成本也比较高。

二、采用t形栅制造工艺，栅的形成是依然是通过光刻来形成，栅形成之后的缩小工艺容易带来栅长不一致甚至的断栅的情况，并且由于工艺的可控性限制，栅长缩小存在极限。

技术实现要素：

本发明为解决上述技术缺陷，提供了一种高迁移率晶体管的制备方法，可以实现栅的自对准，突破线宽极限，过程可控性高，得到的器件体积更为优化，并且得到的高迁移率晶体管（hemt）的频率和特性得到提高。

本发明的技术方案如下：

一种高迁移率晶体管的制备方法，其特征在于包括如下步骤：

（1）准备一张具有二维电子气的外延片；

（2）在外延片的上表面的中心部分上形成光刻胶台面；

（3）在光刻胶台面和在外延片上表面的其他部分上沉积形成欧姆接触金属膜；

（4）在欧姆接触金属膜上沉积形成介质层一；

（5）将光刻胶台面及其上面的欧姆接触金属膜、介质层一进行剥离形成沟槽，然后退火形成欧姆接触层；

该步骤中是通过一次剥离，实现欧姆接触金属膜和介质一的同时剥离退火形成欧姆接触层；

（6）在剥离后的器件的上表面沉积形成介质层二；

（7）对介质二进行各向异性刻蚀，将沟槽底部的介质二刻蚀掉，同时刻蚀掉介质一上方的一定厚度的介质二，最后在沟槽的侧壁形成一层侧墙；

（8）在沟槽及介质二的表面淀积肖特基接触金属，与沟槽的底部的外延片上表面形成肖特基接触，刻蚀或者剥离形成栅帽；

（9）最后释放介质层一、介质层二，得到高迁移率晶体管器件。

步骤（4）中，所述介质层一的材料可以为sio2、sin、多晶硅、有机物或者这四种材料的任意比例组合材料。

步骤（6）中，所述介质层二的材料可以为sio2、sin、多晶硅、有机物或者这四种材料的任意比例组合材料。

步骤（7）中，所述刻蚀是用各向异性刻蚀的方式进行刻蚀。

本发明的有益效果如下：

一、与现有技术相比，使用本发明提供的高迁移率晶体管制作方法，在制作过程中金属栅的制作不需要使用光刻机，避免了因光刻的极限而导致的线宽较宽、栅长较长的问题，降低了沟道长度，有效缩小了器件成品的体积，简化了过程并提高了可控性；在制作金属栅前加入制作沟道、侧墙结构的工序，使金属栅制作过程可以实现栅的自对准，使得制作出的高迁移率晶体管栅极与源/漏极的交叠电容大幅降低，进一步提高了高迁移率晶体管性能，增强工艺的可控性和重复性。

二、与现有技术相比，使用本发明提供的高迁移率晶体管制作方法，在制作过程中不用对金属栅进行再缩小工序，避免因工艺过程带来栅长不一致甚至的断栅的情况，且金属栅是通过淀积方式生长的，可以充分填满沟道，与自停止层下方材料形成肖特基接触。

三、与现有技术相比，使用本发明提供的高迁移率晶体管制作方法，源漏的形成通过假栅定义，而不是通过光刻，这样同样避免了光刻设备引入的对准偏差，而且能够进一步缩小源漏距离，极大的改善器件的频率特性。

附图说明

图1-11为本发明制备高迁移率晶体管的工艺流程逐步示意图。

具体实施方式

一种高迁移率晶体管的制备方法，主要包括如下步骤：

（1）选择一张具有二维电子气的外延片，如图1所示；该外延片的最上面一层为高阻势垒层；

（2）如图2所示，在高阻势垒层上表面的中心部分上形成光刻胶台面（不限定光刻胶）；

（3）如图3所示，在光刻胶台面和在高阻势垒层上表面的其他部分上沉积形成ti/al/ti/au金属膜，膜厚：20/100/50/70nm；

（4）如图4所示，在金属膜上沉积形成介质层一，介质层一的材料可以为sio2、sin、多晶硅、有机物及它们的任意组合，该介质层一的厚度为：300nm；

（5）如图5所示，将光刻胶台面及其上面的金属膜、介质层一进行剥离形成沟槽；然后退火（退火为400℃，时间5分钟）形成欧姆接触层，如图6所示；

（6）如图7所示，在剥离后的器件上表面沉积形成介质层二，介质层二的材料可以为sio2、sin、多晶硅、有机物及它们的任意组合，该介质层二的厚度为：100nm；

（7）如图8所示，对介质二进行各向异性刻蚀，将沟槽底部的介质二刻蚀掉，同时将介质一上方的一定厚度的介质二刻蚀掉，最后在沟槽的侧壁形成一层侧墙；

（8）如图9-10所示，在沟槽及介质二表面淀积金属ni/au，膜厚：20/300nm，金属与栅槽底板形成肖特基接触，刻蚀或者剥离形成栅帽；

（9）如图11所示，最后释放介质层一、介质层二，得到高迁移率晶体管器件。