一种扇出型晶圆级芯片封装结构及封装方法与流程

本发明涉及半导体封装技术领域，尤其涉及到一种具有电磁屏蔽结构的扇出型晶圆级芯片封装结构及封装方法。

背景技术：

随着无线电子设备的普及，射频芯片的集成度越来越高，扇出型封装技术在射频类芯片封装中越来越多地被采用。随着射频类器件在封装体中的数量增多，器件与器件、模组与模组直接的电磁干扰问题愈发突出，在扇出型封装过程中实施电磁屏蔽结构越来越重要。常规的方法是在完成封装后在封装体外部施加电磁屏蔽金属壳，但是金属壳使得封装成本提升，并且封装的体积增大，大幅度降低了扇出型封装小体积的优势。另外一种方式是在封装体上直接采用真空镀膜或喷涂等方法实施电磁屏蔽层，该方法基本不改变最后封装体的体积。然而，在外部实施屏蔽的方法不能避免封装体内部器件之间的干扰。

现有技术中，公开号为cn107248509a的中国专利文献公开了一种emi防护的芯片封装结构，所述封装结构包括：重新布线层，包括先对的第一面及第二面；金属凸块，形成于所述重新布线层的第一面；半导体芯片，电性连接于所述重新布线层的第二面；电磁屏蔽框，形成于所述重新布线层的第二面，并环绕于所述半导体芯片；封装材料，覆盖于所述半导体芯片及所述电磁屏蔽框，且所述封装材料表面露出所述电磁屏蔽框；以及电磁屏蔽层，形成于所述封装材料表面，并与所述电磁屏蔽框相连组成所述半导体芯片的电磁屏蔽结构。但是制备环绕于芯片四周的屏蔽框的制备精度要求较高，难度较大，因而可能提高整个封装结构的生产成本。

因此，如何减小扇出型晶圆级芯片封装结构中的电磁屏蔽结构的的制备难度，降低扇出型晶圆级芯片封装结构的生产成本成为亟待解决的问题。

技术实现要素：

因此，本发明要解决的技术问题在于解决扇出型晶圆级芯片封装结构中的电磁屏蔽结构的制备难度较大，扇出型晶圆级芯片封装结构的生产成本较高的问题。

为此，根据第一方面，本发明实施例提供了一种扇出型晶圆级芯片封装结构，包括：导电层，导电层上形成有用于设置芯片的凹槽；导电层设置于基板上；绝缘层，设置于导电层与基板之间，用于填充导电层与基板之间的间隙；封装体，设置于导电层的上表面；芯片封装于封装体中，芯片的焊盘裸露于封装体外；导电柱，设置于封装体中，一端与导电层相耦合，另一端裸露于封装体外；导电柱与地线连接。

可选地，凹槽为一个或多个，芯片与凹槽一一对应设置。

可选地，每个芯片四周设置有一个或多个导电柱。

可选地，芯片通过粘合剂设置于凹槽底部。

可选地，该扇出型晶圆级芯片封装结构还包括：重布线层，设置于封装体、芯片的焊盘和导电柱上，并与芯片和导电柱相耦合。

根据第二方面，本发明实施例提供了一种扇出型晶圆级芯片封装方法，包括如下步骤：提供一基板，并在基板的上表面设置绝缘层；在绝缘层上形成凹槽；在绝缘层上表面、凹槽的底部以及凹槽的侧壁上设置导电层；将芯片贴装于凹槽底部的导电层上，芯片的器件面远离导电层；在导电层上设置封装体，包封住芯片，芯片的焊盘裸露于封装体外；在芯片四周的封装体中形成导电柱，导电柱的一端与导电层相耦合，另一端裸露于封装体外；将导电柱与地线相连接。

可选地，凹槽贯穿绝缘层，凹槽的底部为基板的上表面。

可选地，凹槽为一个或多个，芯片与凹槽一一对应设置；每个芯片四周设置有一个或多个导电柱。

可选地，导电层为铝、铜、铝合金或者铜合金层。

可选地，该扇出型晶圆级芯片封装方法还包括如下步骤：在封装体、芯片的焊盘和导电柱上设置重布线层，并在重布线层上设置焊球，焊球通过重布线层与芯片和导电柱相耦合。

本发明实施例提供的技术方案，具有如下优点：

1、本发明提供的扇出型晶圆级芯片封装结构，包括：导电层，导电层上形成有用于设置芯片的凹槽；导电层设置于基板上；绝缘层，设置于导电层与基板之间，用于填充导电层与基板之间的间隙；封装体，设置于导电层的上表面；芯片封装于封装体中，芯片的焊盘裸露于封装体外；导电柱，设置于封装体中，一端与导电层相耦合，另一端裸露于封装体外；导电柱与地线连接。

通过将芯片设置于导电层上的凹槽中，并且该导电层通过导电柱与地线相连接，从而形成处于扇出型晶圆级芯片封装结构内部的电磁屏蔽结构，能够减小芯片受到封装结构内部器件以及外部器件的电磁波干扰的可能性，制备难度较小，生产成本较低，解决了现有技术中使用电磁屏蔽框作为电磁屏蔽结构，制备难度较大，生产成本较高的问题。同时，由于导电层延展于整个封装结构的内部，并且该导电层具有良好的热传导性，因而，能够作为散热结构，该提高扇出型晶圆级芯片封装结构的散热性能。

此外，基板作为该封装结构的一部分，能够起到支撑整个封装结构的作用，从而提高该扇出型晶圆级芯片封装结构的稳定性。同时，由于基板也具有良好的热传导性，因而，能够作为封装结构内部芯片的散热板，缩短芯片的散热路径，扩大散热面积，进一步提高该封装结构的散热效率。

2、本发明提供的扇出型晶圆级芯片封装结构，凹槽为一个或多个，芯片与凹槽一一对应设置。通过将芯片与凹槽一一对应设置，将凹槽作为设置芯片的定位点，能够提高该扇出型晶圆级芯片封装结构的定位精度，同时，凹槽还能够限制芯片在设置封装体的过程中的最大位移，提高该扇出型晶圆级芯片封装结构的制作精度。

3、本发明提供的扇出型晶圆级芯片封装方法，包括如下步骤：提供一基板，并在基板的上表面设置绝缘层；在绝缘层上形成凹槽；在绝缘层上表面、凹槽的底部以及凹槽的侧壁上设置导电层；将芯片贴装于凹槽底部的导电层上，芯片的器件面远离导电层；在导电层上设置封装体，包封住芯片，芯片的焊盘裸露于封装体外；在芯片四周的封装体中形成导电柱，导电柱的一端与导电层相耦合，另一端裸露于封装体外；将导电柱与地线相连接。

通过在绝缘层上表面、凹槽的底部以及凹槽的侧壁上设置导电层，能够减小在导电层制备过程中对温度的限制，增加了导电层设置方法的选择灵活性，从而能够满足对导电层的不同厚度以及不同阻值的制备要求。此外，由于该扇出型晶圆级芯片封装方法的所有步骤均在基板上完成，因而，能够减小通过该方法制备的扇出型晶圆级芯片封装结构由于在不同工艺温度下制备和异性材料间的热膨胀系数差别等原因产生翘曲的可能性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种扇出型晶圆级芯片封装结构的结构示意图；

图2为本发明实施例提供的一种扇出型晶圆级芯片封装方法的工艺流程图；

图3～图10为本发明实施例提供的一种扇出型晶圆级芯片封装方法各步骤所呈现的结构示意图。

附图标记说明：

1-导电层；2-芯片；3-基板；4-绝缘层；5-封装体；6-导电柱；7-重布线层；8-焊球。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

实施例1

本实施例提供了一种扇出型晶圆级芯片封装结构，如图1所示，包括：导电层1，导电层1上形成有用于设置芯片2的凹槽；导电层1设置于基板3上；绝缘层4，设置于导电层1与基板3之间，用于填充导电层1与基板3之间的间隙；封装体5，设置于导电层1的上表面；芯片2封装于封装体5中，芯片2的焊盘裸露于封装体5外；导电柱6，设置于封装体5中，一端与导电层1相耦合，另一端裸露于封装体5外；导电柱6与地线连接。在具体实施例中，凹槽的深度小于芯片2的厚度，导电层1为铝、铜、铝合金或者铜合金层，优选地，导电层1的厚度为2-10um。绝缘层4为光敏材料层，当然，也可以为非光敏材料层，优选地，绝缘层4的厚度为2-20um。在具体实施例中，基板3的材料为硅、碳化硅、导热陶瓷或者金属等具有较好的导热性能的材料，具体地，基板3的膨胀系数与封装体5的膨胀系数接近。

在本实施例中，芯片2的焊盘裸露于封装体5外，是指，芯片2的焊盘所在的平面，即芯片2的器件面与封装体5的上表面位于同一平面，或者，芯片2的器件面位于封装体5内，封装体5在芯片2的焊盘位置处设置有通孔，使芯片2的焊盘通过通孔裸露于封装体5外。导电柱6的一端与导电层1相耦合，是指，导电柱6的一端与导电层1相接触，导电柱6的另一端裸露于封装体5外，是指，导电柱6的另一端与封装体5的上表面位于同一平面。

通过将芯片2设置于导电层1上的凹槽中，并且该导电层1通过导电柱6与地线相连接，从而形成处于扇出型晶圆级芯片封装结构内部的电磁屏蔽结构，能够减小芯片2受到封装结构内部器件以及外部器件的电磁波干扰的可能性，制备难度较小，生产成本较低，解决了现有技术中使用电磁屏蔽框作为电磁屏蔽结构，制备难度较大，生产成本较高的问题。同时，由于导电层1延展于整个封装结构的内部，并且该导电层1具有良好的热传导性，因而，能够作为散热结构，该提高扇出型晶圆级芯片封装结构的散热性能。

此外，基板3作为该封装结构的一部分，能够起到支撑整个封装结构的作用，从而提高该扇出型晶圆级芯片封装结构的稳定性。同时，由于基板3也具有良好的热传导性，因而，能够作为封装结构内部芯片2的散热板，缩短芯片2的散热路径，扩大散热面积，进一步提高该封装结构的散热效率。

在可选的实施例中，凹槽为一个或多个，芯片2与凹槽一一对应设置。在本实施例中，每个芯片2四周设置有一个或多个导电柱6。在具体实施例中，导电柱6的间距小于电磁波的波长，从而能够有效地减小芯片2受到封装结构内部器件以及外部器件的电磁波的干扰的可能性。通过将芯片2与凹槽一一对应设置，将凹槽作为设置芯片2的定位点，能够提高该扇出型晶圆级芯片封装结构的定位精度，同时，凹槽还能够限制芯片2在设置封装体5的过程中的最大位移，提高该扇出型晶圆级芯片封装结构的制作精度。

在可选的实施例中，芯片2通过粘合剂设置于凹槽底部。在具体实施例中，粘合剂可以为液态胶、半固态胶或者固态胶膜，具体地，当粘合剂为液态胶时，先将液态胶涂敷于凹槽底部，再进行烘烤固化，控制其粘性程度，然后将芯片2压贴于固化后的液态胶上，完成芯片2的设置；当粘合剂为半固态胶时，除部分需要通过少许烘烤固化而使得其具有合适的粘性外，可以直接采用点胶方式进行涂敷，再将芯片2贴于半固态胶上，完成芯片2的设置；当粘合剂为固态胶膜时，使用贴膜机将固态胶膜贴于凹槽底部，无需固化，直接将芯片2粘贴在固态胶膜上，完成芯片2的设置。优选地，粘合剂为导电胶，固化后转化成导电体与导电层1互联，能够起到电磁屏蔽的作用，从而，进一步提高该提高扇出型晶圆级芯片封装的电磁屏蔽性能。

在可选的实施例中，该扇出型晶圆级芯片封装结构还包括：重布线层7，设置于封装体5、芯片2的焊盘和导电柱6上，并与芯片2和导电柱6相耦合。在本实施例中，导电柱6通过重布线层与地线相连接。在具体实施例中，重布线层7的材料可以为铝、金、铬、钴、镍、铜、钼、钛、钽或者钨中的一种或者上述金属的合金等。通过在芯片2的器件面上设置一层或者多层的重布线层7，可以实现对芯片2的输入/输出端口的重新布局，将其布置到新的、节距占位可更为宽松的区域，从而，提高晶圆级扇出型封装结构的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。

实施例2

本实施例提供了一种扇出型晶圆级芯片封装方法，如图2所示，包括包括如下步骤：

步骤s1：提供一基板，并在基板的上表面设置绝缘层。如图3所示，在本实施例中，可以采用喷涂或者旋涂的方式设置绝缘层4。在具体实施例中，基板3的材料为硅、碳化硅、导热陶瓷或者金属等具有较好的导热性能的材料，绝缘层4为由光敏性聚酰亚胺或其他光敏树脂制备的光敏材料层，当然，也可以为非光敏材料层，优选地，绝缘层4的厚度为2-20um。

步骤s2：在绝缘层上形成凹槽。如图4所述，在具体实施例中，当绝缘层4为光敏材料层时，采用光刻和显影的方式形成凹槽，并对凹槽进行烘烤和清洗；当绝缘层4为非光敏材料层时，先在绝缘层4上形成光阻层，再采用光刻和湿法刻蚀的方式形成凹槽，并对凹槽进行烘烤和清洗。在本实施例中，凹槽贯穿绝缘层4，凹槽的底部为基板3的上表面，从而，能够较小采用该扇出型晶圆级芯片封装方法制备的产品的厚度。

步骤s3：在绝缘层上表面、凹槽的底部以及凹槽的侧壁上设置导电层。如图5所示，在具体实施例中，导电层1可以为铝、铜、铝合金或者铜合金层，具体地，当导电层1为铝或者铝合金层时，可以采用物理沉积等方式设置导电层1；当导电层1为铜或者铜合金层时，可以先在绝缘层4上表面、凹槽的底部以及凹槽的侧壁上设置键合膜，再采用物理沉积等方式设置导电层1，具体地，键合膜可以为钛膜或者钽膜等。优选地，导电层1的厚度为2-10um。

步骤s4：将芯片贴装于凹槽底部的导电层上，芯片2的器件面远离导电层。如图6所示，在本实施例中，芯片2通过粘合剂贴装与凹槽底部的导电层1上。在具体实施例中，粘合剂可以为液态胶、半固态胶或者固态胶膜，具体地，当粘合剂为液态胶时，先将液态胶涂敷于凹槽底部，再进行烘烤固化，控制其粘性程度，然后将芯片2压贴于固化后的液态胶上，完成芯片2的设置；当粘合剂为半固态胶时，除部分需要通过少许烘烤固化而使得其具有合适的粘性外，可以直接采用点胶方式进行涂敷，再将芯片2贴于半固态胶上，完成芯片2的设置；当粘合剂为固态胶膜时，使用贴膜机将固态胶膜贴于凹槽底部，无需固化，直接将芯片2粘贴在固态胶膜上，完成芯片2的设置。

在本实施例中，粘合剂优选为可以加温固化的胶体，因而能够保证芯片2固定于被贴装的位置上，防止在后续的工艺过程中，芯片2发生位移，提高通过该扇出型晶圆级芯片封装方法制备的产品的精度。优选地，粘合剂为导电胶，固化后转化成导电体与导电层1互联，能够起到电磁屏蔽的作用，从而，进一步提高该方法制备的扇出型晶圆级芯片封装结构的电磁屏蔽性能。

步骤s5：在导电层上设置封装体，包封住芯片。如图7所示，在本实施例中，芯片2的焊盘裸露于封装体5外。在具体实施例中，通过在导电层1上表面以及芯片2上方注入树脂并成形，形成封装体5。在本实施例中，芯片2的焊盘裸露于封装体5外，是指，芯片2的焊盘所在的平面，即芯片2的器件面与封装体5的上表面位于同一平面，或者，芯片2的器件面位于封装体5内，封装体5在芯片2的焊盘位置处设置有通孔，使芯片2的焊盘通过通孔裸露于封装体5外。在具体实施例中，可以通过研磨封装体5上表面的方法，实现芯片2的焊盘裸露于封装体5外；或者采用激光钻孔等方式，穿过封装体5在芯片2的焊盘位置处形成通孔，实现芯片2的焊盘裸露于封装体5外；或者采用研磨封装体5与激光钻孔相结合的方式，即，先研磨封装体5，使具有较大厚度的芯片2的焊盘裸露于封装体5外，再采用激光钻孔的方式，在厚度较薄的芯片2的焊盘位置处形成通孔，实现芯片2的焊盘裸露于封装体5外。

步骤s6：在芯片四周的封装体中形成导电柱。如图8和图9所示，在本实施例中，导电柱6的一端与导电层1相耦合，另一端裸露于封装体5外。在具体实施例中，通过在芯片2四周的封装体5中钻孔，形成穿过封装体5，裸露导电层1的导电通孔，并在导电通孔中填充导电材料的方式形成导电柱6。在具体实施例中，可以采用在导电通孔中多次植锡球，在导电通孔中植锡膜包裹的铜棒，电镀铜，或者，在导电通孔中填入导电胶后固化等方式，形成导电柱6。

步骤s7：将导电柱与地线相连接。

在本实施例中，可以在实施完该步骤s1-步骤s7后，根据实际应用场景的需要对基板3的下表面进行研磨减薄，从而，减小通过上述方法制备的扇出型晶圆级芯片封装结构的厚度。

通过在绝缘层4上表面、凹槽的底部以及凹槽的侧壁上设置导电层1，能够减小在导电层1制备过程中对温度的限制，增加了导电层1设置方法的选择灵活性，从而能够满足对导电层1的不同厚度以及不同阻值的制备要求。此外，由于该扇出型晶圆级芯片封装方法的所有步骤均在基板3上完成，因而，能够减小通过该方法制备的扇出型晶圆级芯片封装结构由于在不同工艺温度下制备和异性材料间的热膨胀系数差别等原因产生翘曲的可能性。

在可选的实施例中，如图10所示，凹槽为一个或多个，芯片2与凹槽一一对应设置；每个芯片2四周设置有一个或多个导电柱6。在具体实施例中，导电柱6的间距小于电磁波的波长，从而能够有效地减小芯片2受到封装结构内部器件以及外部器件的电磁波的干扰的可能性。通过将芯片2与凹槽一一对应设置，因而，可以将凹槽作为设置芯片2的定位点，提高该扇出型晶圆级芯片封装结构的定位精度，同时，凹槽还能够限制芯片2在设置封装体5的过程中的最大位移，进一步提高该扇出型晶圆级芯片封装结构的定位精度。

在可选的实施例中，如图9所示，该扇出型晶圆级芯片封装方法还包括如下步骤：在封装体5、芯片2的焊盘和导电柱6上设置重布线层7，并在重布线层7上设置焊球8，焊球8通过重布线层7与芯片2和导电柱6相耦合。在具体实施例中，当芯片2焊盘通过通孔的方式暴露于封装体5外时，可以先在通孔中采用溅射的方式形成钽层、钛层、氮化钽层或者氮化钛层等粘结层，再采用电镀铜的方式填充通孔，然后再进行重布线层7的设置。在本实施例中，导电柱6通过重布线层7和焊球8与地线相连接。在具体实施例中，重布线层7的材料可以为铝、金、铬、钴、镍、铜、钼、钛、钽或者钨中的一种或者上述金属的合金等。通过在芯片2的器件面上设置一层或者多层的重布线层7，可以实现对芯片2的输入/输出端口的重新布局，将其布置到新的、节距占位可更为宽松的区域，从而，提高晶圆级扇出型封装结构的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。

在具体实施例中，可以将通过上述全部或部分方法制备的扇出型晶圆级芯片封装结构进行分割，从而制备单一的封装器件。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。