半导体功率器件、半导体功率器件的终端结构及其制作方法与流程

【技术领域】

本发明涉及半导体器件制造技术领域，特别地，涉及一种半导体功率器件、半导体功率器件的终端结构及其制作方法。

背景技术：

目前，半导体功率器件已经越来越广泛的使用。举例来说，沟槽型垂直双扩散场效应晶体管(vdmos)，其漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。超结mosfet则是利用复合缓冲层里面交替的n柱和p柱进行电荷补偿,使p区和n区相互耗尽,形成理想的平顶电场分布和均匀的电势分布,从而达到提高击穿电压并降低导通电阻的目的的半导体功率器件。

对于以上半导体功率器件，要达到理想的效果,其前提条件就是器件的电荷平衡。因此,制作半导体功率器件的终端结构的超结技术从诞生开始,它的制造工艺就是围绕如何制造电荷平衡的n柱和p柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽等技术。

具体来说，半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在pn结，金属-半导体接触，mos界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(也称为元胞区)边缘pn结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。特别是，半导体功率器件的截止环在终端结构的分压区域和划片道之间，分布在器件的外围，为实现器件的高可靠性要求，其在半导体功率器件上是不可缺少的。

然而，目前的半导体功率器件的终端结构可能存在的缺点是：表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。同时反向时pn结反偏形成耗尽区面积较大，随之而来寄生电容会增加器件的开关损耗。

技术实现要素：

针对现有方法的不足，本发明提出了一种半导体功率器件、半导体功率器件的终端结构及其制作方法。

一种半导体功率器件的终端结构，其包括n型衬底、形成于所述n型衬底表面的第一p型注入区、形成于所述n型衬底及第一p型注入区表面的n型外延层、形成于所述n型外延层表面的沟槽、形成于所述沟槽表面的p型扩散区域、形成于所述沟槽底部且贯穿所述n型外延层及所述p型扩散区域的通孔、形成于所述p型扩散区表面及所述通孔孔壁的氧化硅层、及形成于所述氧化硅层及所述第一p型注入区表面且位于所述通孔及所述沟槽中的多晶硅层。

在一种实施方式中，所述半导体功率器件的终端结构还包括第二p型注入区，所述第二p型注入区形成于所述n型外延层表面且邻近所述沟槽，所述氧化硅层还延伸至所述第二p型注入区的表面，所述多晶硅层的至少部分还位于所述第二p型注入区表面。

在一种实施方式中，所述半导体功率器件的终端结构还包括n型注入区，所述n型注入区形成于所述沟槽远离所述第二p型注入区的一侧的n型外延层表面，所述氧化硅层还延伸至所述n型注入区表面，所述多晶硅层的至少部分还位于所述n型注入区表面。

在一种实施方式中，所述第二p型注入区与所述p型扩散区域接触。

在一种实施方式中，所述n型注入区与所述p型扩散区域之间具有间隔。

在一种实施方式中，所述沟槽的深度大于所述第二p型注入区的深度。

一种半导体功率器件，其包括有源区及形成于所述有源区外围的终端结构，所述终端结构采用包括上述任意一实施方式所述的半导体功率器件的终端结构。

一种半导体功率器件的终端结构的制作方法，其包括如下步骤：

提供n型衬底，在所述n型衬底表面形成第一p型注入区，在所述n型衬底、所述第一p型注入区表面形成n型外延层；

使用第一光刻胶作为掩膜，分别进行p型离子注入及n型离子注入，从而在所述n型外延层表面形成第二p型注入区及n型注入区，去除所述第一光刻胶，其中所述第二p型注入区与所述n型注入区之间具有间隔；

在所述n型外延层、所述第二p型注入区及所述n型注入区表面形成氧化硅层，使用第二光刻胶作为掩膜，刻蚀所述氧化硅层形成沟槽刻蚀窗口，去除所述第二光刻胶，使用所述氧化硅层作为掩膜且利用所述沟槽刻蚀窗口刻蚀所述n型外延层形成沟槽，所述沟槽位于所述第二p型注入区及所述n型注入区之间；

利用所述沟槽进行p型扩散从而在所述沟槽表面形成p型扩散区域；

使用第三光刻胶作为掩膜，在刻蚀所述沟槽底部形成贯穿所述n型外延层且延伸至所述第一p型注入区的通孔，去除第三光刻胶；

进行热氧化从而在所述第一p型外延层对应所述通孔的表面、所述通孔的孔壁、所述p型扩散区域表面、所述第二p型注入区、所述n型注入区、所述n型外延层表面形成氧化硅层；

使用第四光刻胶作为掩膜将所述第一p型注入区表面的部分氧化硅层、所述第二p型注入区远离所述沟槽一侧的部分氧化硅层、所述n型注入区远离所述沟槽一侧的部分氧化硅层去除；及

在所述第二p型注入区上、所述第一p型注入区上、所述氧化硅层上、所述通孔及所述沟槽中、及所述n型注入区上形成多晶硅层。

在一种实施方式中，所述半导体功率器件的终端结构还包括第二p型注入区，所述第二p型注入区与所述p型扩散区域接触，所述n型注入区与所述p型扩散区域之间具有间隔。

在一种实施方式中，所述沟槽的深度大于所述第二p型注入区的深度。

本发明的提出的半导体功率器件、半导体功率器件的终端结构及其制作方法中，在传统终端结构基础上，进行沟槽刻蚀后在进行p型注入，增大了结深减少了热退火时间，提高了器件可靠性。在沟槽内增加氧化硅层和多晶硅层，氧化硅层能够减少表面电荷对结终端性能的影响，多晶硅层覆盖在氧化硅层上，多晶硅的两端分别和主结和n型注入区域接触。在反偏时多晶硅上电位从p型主结到n型注入区域线性上升，而硅和氧化硅界面处的电位上升更快，这样能够增加反偏时耗尽层的宽度，降低氧化硅层末端的电场强度，提高器件击穿电压，减小终端结构的分压区域面积，降低器件制造成本。同时多晶硅层和第一p型注入区连接，形成新的寄生电容，两个寄生电容并联，降低了寄生电容的大小。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1是本发明半导体功率器件的平面结构示意图。

图2是图1所示半导体功率器件的终端结构的剖面结构示意图。

图3是图2所示半导体功率器件的终端结构的制作方法的流程图。

图4-图10是图3所示制作方法的各步骤的结构示意图。

【主要元件符号说明】

半导体功率器件100

【具体实施方式】

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1，图1是本发明半导体功率器件100的平面结构示意图，所述半导体功率器件100包括有源区、位于所述有源区外围的终端结构。所述终端结构包括邻近所述有源区的分压区域、位于所述分压区域外围的截止环、及位于所述截止环外围的划片道。

请参阅图2，图2是图1所示半导体功率器件100的终端结构的剖面结构示意图。所述半导体功率器件100的终端结构包括n型衬底、形成于所述n型衬底表面的第一p型注入区、形成于所述n型衬底及第一p型注入区表面的n型外延层、形成于所述n型外延层表面的沟槽、形成于所述沟槽表面的p型扩散区域、形成于所述沟槽底部且贯穿所述n型外延层及所述p型扩散区域的通孔、形成于所述p型扩散区表面及所述通孔孔壁的氧化硅层、形成于所述氧化硅层及所述第一p型注入区表面且位于所述通孔及所述沟槽中的多晶硅层、第二p型注入区、n型注入区。

所述第二p型注入区形成于所述n型外延层表面且邻近所述沟槽，所述氧化硅层还延伸至所述第二p型注入区的表面，所述多晶硅层的至少部分还位于所述第二p型注入区表面。所述第二p型注入区与所述p型扩散区域接触。所述沟槽的深度大于所述第二p型注入区的深度。

所述n型注入区形成于所述沟槽远离所述第二p型注入区的一侧的n型外延层表面，所述氧化硅层还延伸至所述n型注入区表面，所述多晶硅层的至少部分还位于所述n型注入区表面。所述n型注入区与所述p型扩散区域之间具有间隔。

请参阅图3-图10，图3是图2所示半导体功率器件100的终端结构的制作方法的流程图，图4-图10是图2所示制作方法的各步骤的结构示意图。

所述半导体功率器件100的终端结构的制作方法包括如下步骤s1-s8。

步骤s1，请参阅图4，提供n型衬底，在所述n型衬底表面形成第一p型注入区，在所述n型衬底、所述第一p型注入区表面形成n型外延层。

步骤s2，请参阅图5，使用第一光刻胶作为掩膜，分别进行p型离子注入及n型离子注入，从而在所述n型外延层表面形成第二p型注入区及n型注入区，去除所述第一光刻胶，其中所述第二p型注入区与所述n型注入区之间具有间隔。所述第一p型注入区的深度大于所述n型注入区的深度。

步骤s3，请参阅图6，在所述n型外延层、所述第二p型注入区及所述n型注入区表面形成氧化硅层，使用第二光刻胶作为掩膜，刻蚀所述氧化硅层形成沟槽刻蚀窗口，去除所述第二光刻胶，使用所述氧化硅层作为掩膜且利用所述沟槽刻蚀窗口刻蚀所述n型外延层形成沟槽，所述沟槽位于所述第二p型注入区及所述n型注入区之间。所述沟槽的深度大于所述第二p型注入区的深度。

步骤s4，请参阅图7，利用所述沟槽进行p型扩散从而在所述沟槽表面(如沟槽侧壁及底部)形成p型扩散区域。

步骤s5，请参阅图8，使用第三光刻胶作为掩膜，在刻蚀所述沟槽底部形成贯穿所述n型外延层且延伸至所述第一p型注入区的通孔，去除第三光刻胶。

步骤s6，请参阅图9，进行热氧化从而在所述第一p型外延层对应所述通孔的表面、所述通孔的孔壁、所述p型扩散区域表面、所述第二p型注入区、所述n型注入区、所述n型外延层表面形成氧化硅层。

步骤s7，请参阅图10，使用第四光刻胶作为掩膜将所述第一p型注入区表面的部分氧化硅层、所述第二p型注入区远离所述沟槽一侧的部分氧化硅层、所述n型注入区远离所述沟槽一侧的部分氧化硅层去除。

步骤s8，请参阅图2，在所述第二p型注入区上、所述第一p型注入区上、所述氧化硅层上、所述通孔及所述沟槽中、及所述n型注入区上形成多晶硅层。

本发明的提出的半导体功率器件、半导体功率器件的终端结构及其制作方法中，在传统终端结构基础上，进行沟槽刻蚀后在进行p型注入，增大了结深减少了热退火时间，提高了器件可靠性。在沟槽内增加氧化硅层和多晶硅层，氧化硅层能够减少表面电荷对结终端性能的影响，多晶硅层覆盖在氧化硅层上，多晶硅的两端分别和主结和n型注入区域接触。在反偏时多晶硅上电位从p型主结到n型注入区域线性上升，而硅和氧化硅界面处的电位上升更快，这样能够增加反偏时耗尽层的宽度，降低氧化硅层末端的电场强度，提高器件击穿电压，减小终端结构的分压区域面积，降低器件制造成本。同时多晶硅层和第一p型注入区连接，形成新的寄生电容，两个寄生电容并联，降低了寄生电容的大小。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。