半导体元件的制造方法与流程
本揭露关于半导体元件的制造方法，且特别是关于一种具有金属栅极结构的半导体元件的制造方法。
背景技术：
当半导体工业持续发展更小且更快的电子元件的同时，也能支持更多的越复杂且越精密的功能。因此，半导体工业的持续的趋势是制造低成本、高表现且低耗能的集成电路(integratedcircuits；ics)。这些目标可使用降低半导体集成电路的尺寸(例如：最小的特征尺寸)而达到，因此而提升制造效率且降低相关的成本，然而，这样的规格亦造成半导体制程的复杂度。
技术实现要素：
于部分实施方式中，一种制造半导体元件的方法，包含形成一栅极介电层于一半导体基材上；形成一含第一金属元素层于栅极介电层上；以及热浸润含第一金属元素层于一第一气体中，使得第一气体的一成份扩散入含第一金属元素层。
附图说明
阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。
图1为根据本揭露的部分实施方式的平面式晶体管(planartransistor)的剖面图；
图2为根据本揭露的部分实施方式的鳍式场效晶体管(finfieldeffecttransistor)的立体图；
图3为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图4a、图5a、图6a、图7a及图8a为根据本揭露的部分实施方式的以图3的方法在各阶段沿第一剖线的剖面图；
图4b、图5b、图6b、图7b及图8b为根据本揭露的部分实施方式的以图3的方法在各阶段沿第二剖线的剖面图；
图9为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图10a、图11a及图12a为根据本揭露的部分实施方式的以图9的方法在各阶段沿第一剖线的剖面图；
图10b、图11b及图12b为根据本揭露的部分实施方式的以图9的方法在各阶段沿第二剖线的剖面图；
图13为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图14a、图15a及图16a为根据本揭露的部分实施方式的以图13的方法在各阶段沿第一剖线的剖面图；
图14b、图15b及图16b为根据本揭露的部分实施方式的以图13的方法在各阶段沿第二剖线的剖面图；
图17为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图18a、图19a及图20a为根据本揭露的部分实施方式的以图17的方法在各阶段沿第一剖线的剖面图；
图18b、图19b及图20b为根据本揭露的部分实施方式的以图17的方法在各阶段沿第二剖线的剖面图；
图21为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图22a、图23a及图24a为根据本揭露的部分实施方式的以图21的方法在各阶段沿第一剖线的剖面图；
图22b、图23b及图24b为根据本揭露的部分实施方式的以图21的方法在各阶段沿第二剖线的剖面图；
图25为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图26a、图27a及图28a为根据本揭露的部分实施方式的以图25的方法在各阶段沿第一剖线的剖面图；
图26b、图27b及图28b为根据本揭露的部分实施方式的以图25的方法在各阶段沿第二剖线的剖面图；
图29为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图30a、图31a及图32a为根据本揭露的部分实施方式的以图29的方法在各阶段沿第一剖线的剖面图；
图30b、图31b及图32b为根据本揭露的部分实施方式的以图29的方法在各阶段沿第二剖线的剖面图；
图33为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图34a、图35a及图36a为根据本揭露的部分实施方式的以图33的方法在各阶段沿第一剖线的剖面图；
图34b、图35b及图36b为根据本揭露的部分实施方式的以图33的方法在各阶段沿第二剖线的剖面图；
图37为根据本揭露的部分实施方式的形成栅极堆叠的方法的流程图；
图38a、图39a、图40a及图41a为根据本揭露的部分实施方式的以图37的方法在各阶段沿第一剖线的剖面图；
图38b、图39b、图40b及图41b为根据本揭露的部分实施方式的以图37的方法在各阶段沿第二剖线的剖面图；以及
图42为根据本揭露的部分实施方式的多腔体制程系统的俯视示意图。
具体实施方式
以下将以附图及详细说明清楚说明本揭露的精神，任何所属技术领域中具有通常知识者在了解本揭露的实施例后，当可由本揭露所教示的技术，加以改变及修饰，其并不脱离本揭露的精神与范围。举例而言，叙述“第一特征形成于第二特征上方或上”，于实施例中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本揭露在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施例以和/或所讨论的配置之间的关系。
此外，方位相对词汇，如“在…之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述绘示于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。
本揭露显示形成栅极堆叠的方法的形式与相关的栅极堆叠结构，并可用于各种元件种类。举例而言，本揭露的实施方式可用于形成适合使用于平面式块状金属氧化物半导体场效晶体管(metal-oxide-semiconductorfinfet)、多重栅极(multi-gate)晶体管(平坦式或垂直式)(例如鳍式场效晶体管、环绕式栅极(gate-all-around)元件、omega栅极(ω-栅极)元件、或pi栅极(π-栅极)元件)的栅极，亦可用于形成应变的半导体(strained-semiconductor)元件、绝缘体上覆硅(silicon-on-insulator；soi)元件、部分空乏型(partially-depleted)绝缘体上覆硅元件、完全空乏型(fully-depleted)绝缘体上覆硅元件，或是其它本领域习知的其他元件。此外，此处所揭露的实施方式可用于形成p型及/或n型元件。技术领域中具有通常知识者应可理解半导体元件的其他实施方式可受惠于本揭露的各种态样。举例而言，此处所揭露的部分实施方式亦可用于形成接触(contact)、通孔(via)或内连接(interconnect)。
参照图1的例子，此处所绘示的是金属氧化物半导体晶体管100，金属氧化物半导体晶体管100仅以可包含本揭露的实施方式的一元件种类来提供。可以理解的是，晶体管100并非用以限制，本技术领域中具有通常知识者应可理解本揭露的实施方式可相同的应用于任何其他各种元件种类，如上所述。晶体管100被制造于基材110上且包含栅极堆叠120。基材110可为半导体基材，例如硅基材。基材110可包含各种层，包含形成于基材110上的导电或绝缘层。基材110可包含各种掺杂设计。基材110亦可包含其他半导体，例如锗(germanium)、碳化硅(siliconcarbide；sic)、硅锗(silicongermanium)或钻石。此外，基材110可包含化合物半导体及/或合金半导体。此外，于部分实施方式中，基材110可包含磊晶层(epitaxiallayer；epi-layer)。基材110可为应变的以增强表现，基材110可包含绝缘体上覆硅结构及/或基材110可具有其他适合的增强的特征。
栅极堆叠120包含栅极介电层122与设置于栅极介电层122上的栅极电极124。于部分实施方式中，栅极介电层122可包含中间层，例如氧化硅(siliconoxide)层或氮氧化硅层(siliconoxynitride；sion)层，这样的中间层可以化学氧化(chemicaloxidation)、热氧化(thermaloxidation)、原子层沉积(atomiclayerdeposition；ald)、化学气相沉积(chemicalvapordeposition；cvd)、及/或其他适合的方法所形成。于部分实施方式中，栅极介电层122包含高k介电层，例如氧化铪(hafniumoxide；hfo2)。此外，高k介电层可包含其他高k介电质，例如氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)、硅酸锆(zrsio2)、氧化镧(lao)、氧化铝(alo)、氧化锆(zro)、氧化钛(tio)、氧化钽(ta2o5)、氧化钇(y2o3)、钛酸锶(srtio3；sto)、钛酸钡(batio3；bto)、氧化钡锆(bazro)、氧化铪锆(hfzro)、氧化铪镧(hflao)、氧化铪硅(hfsio)、氧化镧硅(lasio)、氧化铝硅(alsio)、氧化铪钽(hftao)、氧化铪钛(hftio)、钛酸锶钡((ba,sr)tio3；bst)、氧化铝(al2o3)、氮化硅(si3n4)、氮氧化硅(oxynitrides；sion)、以上的组合或其他适合的材料。此处所使用且描述的高k介电质包含具有高介电常数的介电材料，例如大于热氧化硅的介电常数(约3.9)。于部分实施方式中，栅极介电层122可包含二氧化硅或其他适合的介电质。栅极介电层122可由原子层沉积、物理气相沉积(physicalvapordeposition)、氧化及/或其他适合的方法所形成。于部分实施方式中，栅极电极124可以先栅极(gatefirst)或后栅极(gatelast)(例如栅极替换(replacementgate))制程所沉积。于部分实施方式中，栅极电极124包含导电层，例如钨(w)、氮化钛(tin)、氮化钨(wn)、铼(ru)、铱(ir)、钌(ru)、钼(mo)、铝(al)、铜(cu)、钴(co)、镍(ni)、以上的组合及/或其他适合的成份。
于部分实施方式中，栅极电极124可包含适合用于n型晶体管的第一金属材料与适合用于p型晶体管的第二金属材料，因此，晶体管100可包含双功函数(dualwork-function)金属栅极设计。举例而言，第一金属材料(例如n型元件)包含具有功函数与基材的导带的功函数实质上对齐的金属或至少与晶体管100的通道区域130的导带的功函数实质上对齐的金属)，相似地，第二金属材料(例如p型元件)可包含具有功函数与基材的价带的功函数实质上对齐的金属或至少与晶体管100的通道区域130的价带的功函数实质上对齐的金属。因此，栅极电极124可提供用于晶体管100的包含n型及p型元件的栅极电极。于部分实施方式中，适合用于n型晶体管的金属可视为是n型功函数金属(或n金属)，其功函数低于硅的中间能隙(mid-gap)(约为4.5ev)，中间能隙在硅的价带与能带的中间。换句话说，适合用于p型晶体管的金属可视为是p型功函数金属(或p金属)，其功含数高于硅的中间能隙。于部分实施方式中，栅极电极124可替换地或额外地包含多晶硅层。于部分实施方式中，栅极电极124可使用物理气相沉积、化学气相沉积、电子束蒸镀(electronbeamevaporation；e-beamevaporation)及/或其他适合的制程所形成。于部分实施方式中，栅极间隔物形成于栅极堆叠120的侧壁。这样的栅极堆叠可包含介电材料，像是氧化硅、氮化硅、碳化硅、氮氧化硅、或以上的组合。
晶体管还包含源极/漏极区域140形成于半导体基材110中，并位于栅极堆叠120的相对侧。于部分实施方式中，源极/漏极区域140包含扩散的源极/漏极区域、离子植入(ionimplanted)源极/漏极区域、磊晶成长的区域或以上的组合。晶体管100的通道区域130被定义为源极/漏极区域140之间的区域且位于栅极介电层122下方且位于半导体基材110中。当偏压(biasvoltage)大于晶体管100的阀值电压(thresholdvoltage；vt)(例如启动电压(turn-onvoltage)施加于栅极电极124上且源极/漏极区域140之间的偏压同时施加，电流(例如晶体管驱动电流)透过通道区域130于源极/漏极区域140之间流动。除此之外，在一已知的偏压(例如施加在栅极电极124或源极与漏极140之间)下的驱动电流大小是形成通道区域130的材料的迁移率的函数。于部分实施方式中，通道区域130包含硅及/或高迁移率的材料，例如锗，亦可为上述的复数个化合物半导体或合金半导体。高迁移率材料包含电子及/或空穴迁移率大于硅(silicon)的材料，硅的室温(300k)下的本质(intrinsic)电子迁移率为约1350cm2/v-s、空穴迁移率为约480cm2/v-s。
参照图2，此处所绘示的是鳍式场效晶体管元件200，鳍式场效晶体管元件200提供包含本揭露的部分实施方式的替换元件种类的示例。举例而言，鳍式场效晶体管元件200包含基材210、从基材210延伸的一或多个鳍片220、环绕一或多个鳍片220的隔离区域230、沿栅极堆叠240的不同侧延伸的栅极间隔物250、以在鳍片220上的源极/漏极区域222上的层间介电层(interlayerdielectric；ild)260。基材210可为半导体基材，像是硅基材。于部分实施方式中，基材210可实质上与基材110相同，如前所述。
鳍片220，类似基材210，可包含硅或其他元素半导体，例如锗(germanium)；化合物半导体，包含碳化硅(siliconcarbide)、砷化镓(galliumarsenide)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)及/或锑化铟(indiumantimonide)；合金半导体，包含硅锗(sige)、磷砷化镓(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化铟镓(ingaas)、磷化镓铟(gainp)、及/或磷砷化镓铟(gainasp)；或以上的组合。鳍片220可使用适合的制程所制造，包含光微影(photolithography)及蚀刻制程。光微影制程可包含形成光阻层(光阻)于基材(例如硅层)上方，将光阻以图案曝光，执行后曝光烘烤制程，以及将光阻显影以形成包含光阻的遮罩物。于部分实施方式中，图案化光阻以形成遮罩物可使用电子束光微影制程来执行。遮罩物可接着被用于保护部分的基材，蚀刻制程在硅层中形成凹陷，因此留下延伸的鳍片220。凹槽可被使用干式蚀刻(例如化学氧化物移除)、湿式蚀刻、及/或其他适合的制程来蚀刻。在基材210上形成鳍片220的此方法的其他实施方式亦可被使用。
各个复数鳍片220包含源极/漏极区域222，源极/漏极222形成于鳍片220中、上方或环绕鳍片220。源极/漏极区域222可磊晶成长于鳍片220上。此外，晶体管的通道区域设置于鳍片220中并未于栅极堆叠240下方。于部分实施方式中，鳍片的通道区域包含高迁移率材料，如前所述。
隔离区域230可为浅沟槽隔离(shallowtrenchisolation；sti)特征。此外，场氧化层(fieldoxide)、硅的区域氧化(localoxidationofsilicon)特征、及/或其他适合的隔离特征亦可被使用于基材210上及/或基材210中。隔离区域230可由氧化硅(siliconoxide)、氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、掺杂氟的硅玻璃(fluorine-dopedsilicateglass；fsg)、低k介电质、以上的组合及/或其他适合的材料所组成。于部分实施方式中，隔离结构为浅沟槽隔离特征且由在基材210中蚀刻出沟槽而形成。沟槽可接着被隔离材料所填满，接着被使用化学机械研磨(chemicalmechanicalpolishing；cmp)制程。然而，其他实施方式亦有可能。于部分实施方式中，隔离区域230可包含多层结构，例如具有一或多层垫层(linerlayer)。
栅极堆叠240形成于栅极间隔物250之间。栅极堆叠240包含形成于鳍片220的通道区域上方的栅极介电层242与形成于栅极介电层242上方的栅极电极244。于部分实施方式中，栅极介电层242实质上与栅极介电层122相同且包含与栅极介电层122相同的高k介电质。相似地，于部分实施方式中，栅极电极244实质上与栅极电极124相同，如前所述。栅极间隔物250可包含介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅、类似物或以上的组合。
本揭露的部分实施方式提供优点，但可以理解的是，其他实施方式亦提供不同的优点，非所有的优点于此处讨论中是必须的。举例而言，此处讨论的实施方式是针对在制造栅极堆叠期间的处理，以提升对晶体管的阀值电压的控制。于部分实施方式中，此处理是热浸润(thermalsoaking)制程，以将栅极堆叠的中间结构于提高的温度下且于非电浆环境浸润于含硅气体或含铝气体中，例如在约200℃或更高。于部分实施方式中，此处理是以电浆所执行，例如含硅气体或含铝气体可被离子化(ionized)。
于部分实施方式中，用于形成栅极堆叠(例如接下来的原子层沉积)的此处理或其他制程可以原位(in-situ)方式执行。于部分状况中，此处理与接下来的原子层沉积制程可不相继地及原位的执行。此处的“原位”是用于描述一元件或基材保持在一制程系统(例如包含预真空腔体(loadlockchamber、传输中继腔体(transferchamber)、反应腔体(processchamber)或任何其他可流通的腔体)中，举例而言，制程系统使基材维持在真空条件下。“原位”一般亦可用于指欲处理的元件或基材不暴露于外部环境中(例如制程系统以外)。本揭露的至少部分实施方式是针对用于10纳米、7纳米、5纳米或3纳米制程技术的阀值电压的调整，可以理解的是，此处所揭露的实施方式亦可同等的被应用于其他制程技术而不超出本揭露的范围。
参照图3，所绘示的是根据部分实施方式的形成栅极的方法m1。方法m1可用于平坦化元件，例如图1的示例：晶体管100，亦可用于多栅极元件，例如图2的示例：鳍式场效晶体管元件200。因此，对晶体管100及/或鳍式场效晶体管元件200所论述的一或多个态样亦可被应于方法m1。于部分实施方式中，方法m1可实施于其他元件，例如环绕式栅极元件、omega-栅极元件、或pi-栅极元件，亦可实施于应变的半导体元件、绝缘体上覆硅元件、部分空乏的绝缘体上覆硅元件、完全空乏的绝缘体上覆硅元件、或其他元件。
可以理解的是，方法m1的部分及/或参照方法m1一起讨论的晶体管的示例可用互补式金属氧化物半导体(complementarymetal-oxide-semiconductor；cmos)技术制程流程所制造，因此，部分的制程于此处被简化。此外，可以理解的是，此处论述的任何晶体管元件的例子可包含各种其他元件及特征，例如额外的晶体管、双极性接面(bipolarjunction)晶体管、电阻器(resistor)、电容器(capacitor)、二极管(diode)、保险丝(fuse)等，但被简化以使本揭露的概念能更佳地被理解。此外，于部分实施方式中，此处的晶体管元件的示例可包含可被内连接(interconnect)的复数半导体元件(例如晶体管)。此外，于部分实施方式中，本揭露的各种态样可应用于后栅极制程或先栅极制程中的任一者。
图4a、图5a、图6a、图7a及图8a为根据本揭露的部分实施方式的沿第一剖线(例如图2中的a-a’剖线)的图3的方法m1的各种阶段的半导体元件300的剖面图。图4b、图5b、图6b、图7b及图8b为根据本揭露的部分实施方式的沿第二剖线(例如图2中的b-b’剖线)的图3的方法m1的各种阶段的半导体元件300的剖面图。图4a-图8b绘示使用后栅极制程的鳍式场效晶体管的栅极堆叠的制造，栅极堆叠的制造在源极/漏极区域(例如图2的源极/漏极区域222)的形成与在源极/漏极区域上的层间介电层(例如图2的层间介电层260)的形成之后。所绘示的仅为示例，而并非用以限制发明申请专利范围。可以理解的是，额外的处理可被提供于图3所示的处理之前、之中或之后，下述的部分的处理可用此方法的额外的实施方式置换或舍去。处理/制程的顺序可互相置换。
方法m1开始于步骤s11，栅极介电层形成于通道区域上方。参照图4a及图4b，于步骤s11的部分实施方式中，栅极介电层306共形地形成于从基材302延伸的半导体鳍片304上方，栅极介电层306共形地形成于栅极间隔物308之间的栅极沟槽gt1。栅极沟槽gt1由在形成层间介电层(例如图2的层间介电层260)之后而移除栅极间隔物308之间的伪多晶硅栅极(未显示)而形成。位于栅极沟槽gt1下方的半导体鳍片304的一部分可做为半导体元件300的通道区域304c。栅极介电层306可包含氧化铪(hfo2)、氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)、硅酸锆(zrsio2)、氧化镧(lao)、氧化铝(alo)、氧化锆(zro)、氧化钛(tio)、氧化钽(ta2o5)、氧化钇(y2o3)、钛酸锶(srtio3；sto)、钛酸钡(batio3；bto)、氧化钡锆(bazro)、氧化铪锆(hfzro)、氧化铪镧(hflao)、氧化铪硅(hfsio)、氧化镧硅(lasio)、氧化铝硅(alsio)、氧化铪钽(hftao)、氧化铪钛(hftio)、钛酸锶钡((ba,sr)tio3；bst)、氧化铝(al2o3)、氮化硅(si3n4)、氮氧化硅(oxynitrides；sion)、以上的组合或其他适合的材料。于部分实施方式中，栅极介电层306的厚度为约10埃
回到图3，方法m1接着进行至步骤s12，覆盖层形成于栅极介电层上。参照图5a及图5b，于步骤s12的部分实施方式中，覆盖层310共形地形成于栅极介电层306上方与栅极沟槽gt1中。于部分实施方式中，覆盖层310包含金属，例如氮化钛(tin)、氮化钽(tan)、硅化物(silicide)或其他适合的材料。由金属形成的覆盖层310相当于含金属元素层(metalelement-containinglayer)。于部分实施方式中，覆盖层310的厚度为约10埃至约30埃。于部分实施方式中，覆盖层310的作用相当于扩散阻障，以保护被覆盖的栅极介电层306。于部分实施方式中，覆盖层310以沉积技术所形成，例如原子层沉积、物理气相沉积或化学气相沉积的至少一者。于部分实施方式中，覆盖层310为可选的因此不被形成。
方法m1接着进行至步骤s13，使用含硅气体或电浆的处理被执行于覆盖层上。参照图6a及图6b，于步骤s13的部分实施方式中，使用含硅气体或电浆的处理312被执行，以使得含硅气体或电浆的成份(例如硅)被扩散入露出的覆盖层310中。如此一来，部分的硅原子扩散入覆盖层310中，造成与覆盖层310中的原子键结，以形成硅化合物(例如氮化硅)。因此，覆盖层310的表层(例如顶部)被转换为具有比剩余的下方的覆盖层310来的高的硅浓度的含硅层314。于部分实施方式中，覆盖层310与含硅层314的组合被视为是含金属元素层，其中含硅层314是含金属元素层的顶部，覆盖层310是含金属元素层的底部。于部分实施方式中，含硅层314的硅浓度介于约5％至约30％，下方的覆盖层310的硅浓度小于约1％。所得到的含硅层314的厚度为约5埃至约50埃。若含硅层314的厚度大于约50埃，则栅极堆叠的阀值电压可能不符合要求。若含硅层314的厚度小于约5埃，则含硅层314可能太薄而不能避免覆盖层310的氧化。于部分实施方式中，含硅层314可相当于包含含掺杂物气体(例如含硅气体的硅)的掺杂物的含掺杂物层。于部分实施方式中，含硅层314的化学元素与覆盖层310的化学元素相同，因为含硅层314包含覆盖层310的掺杂区域，如此一来，于覆盖层310是氮化硅的部分实施方式中，含硅层314亦包含氮。于部分实施方式中，含硅层314包含由硅与覆盖层310的化学元素所组成的化合物。举例而言，于覆盖层310是氮化钛的部分实施方式中，含硅层314中的硅可与氮键结而形成氮化硅。
于部分实施方式中，对覆盖层310的处理与沉积是以原位执行，例如使用原子层沉积集束型设备(clustertool)的制程系统中执行。于部分实施方式中，处理312的条件(例如含硅气体的选择、气体处理温度、气体处理压力与含硅气体的流速)可被选择以将硅原子扩散入覆盖层310中，以形成含硅层314于覆盖层310上，此有益于避免覆盖层310被氧化，因为覆盖层在310原位制程中被含硅层314覆盖。可以理解的是，覆盖层310的氧化可能导致半导体元件300的阀值电压的不想要的提升。然而，因为覆盖层310的氧化可被缓解，阀值电压的不想要的提升可得到解决。于部分实施方式中，含硅层314的一些硅原子可被氧化，使得含硅层314可包含氧化硅。于部分实施方式中，含硅层314可包含氮氧化硅、碳氧化硅、类似物或以上的组合。
于部分实施方式中，处理312可为热浸润制程，以将半导体元件300在提升的温度下浸润于非电浆环境的含硅气体中。举例而言，在处理312中，含硅气体与氩气(作为携带气体(carriergas))的气体混合物可在温度介于约200℃至约500℃之间、系统压力(例如收容具有覆盖层的基材的反应腔体)介于约3torr至约10torr之间、在含硅气体与氩气流速比约0.5至2之间以持续时间约10秒至600秒之间被引入制程示例的反应腔体中，若流速比大于约2，则不想要的含硅粒子可能形成于含硅层314的表面上。若流速比小于约0.5，则含硅层314可能太薄而无法避免覆盖层310被氧化。若温度大于约500℃，则含硅层314在抵达半导体元件300之前的不想要的分解可能会发生。若温度低于约200℃，则硅原子的扩散可能不会发生。若压力大于约10torr，则不想要的含硅粒子可能形成于含硅层314上，若压力小于约3torr，则硅原子的扩散可能不会发生。若持续时间长于约600秒，则硅的浓度可能太高而无法达到想要的电性表现。若持续时间小于约10秒，则硅原子的扩散可能不会发生。
于部分实施方式中，处理312可用电浆来执行，例如含硅气体可被离子化。电浆功率介约50w至约500w。电源电压介于约15v至约30v之间。携带气体为氩气。若电浆功率与电源电压不在上述所选的范围之内，则含硅层314的硅浓度不符合栅极堆叠的要求。使用电浆的处理312可在温度为约200℃至约500℃之间、系统压力(例如收容具有覆盖层的基材的反应腔体)介于约3torr至约10torr之间、在含硅气体与氩气流速比约0.5至2之间以持续时间约10秒至600秒之间所执行。若流速比高于约2，则不想要的含硅粒子可能形成于含硅层314的表面。若流速低于约5，则含硅层314可能太薄而无法避免覆盖层310被氧化。若温度高于约500℃，则含硅层314在抵达半导体元件300之前的不想要的分解可能发生。若温度低于约200℃，则硅原子的扩散可能不会发生。若压力高于约10torr，则不想要的含硅粒子可能被形成于含硅层314上。若压力低于约3torr，则硅原子的扩散可能不会发生。若持续时间长于约600秒，则硅浓度可能太高而达不到想要的电性表现，若持续时间短于10秒，则硅原子的扩散可能不会发生。使用电浆的处理312所造成的含硅层314的厚度为约5埃至约50埃。
值得注意的是，具有低分子量的硅化合物，例如硅烷(siliconhydride)，比其他硅化合物更容易游离。因此，于部分实施方式中，低分子量气化的硅化合物(例如硅烷)可被使用于处理312中，造成有益于产生多个硅原子以扩散入下方的层。举例而言，用于处理312中的硅烷气体包含甲硅烷(silane；sih4)、乙硅烷(disilane；si2h6)、丙硅烷(trisilane；si3h8)、类似物或以上的组合。于部分实施方式中，其他用于处理312中的气体(例如携带气体)包含不与含硅气体的硅化合物反应的惰性气体，以促进硅化合物的游离，以产生硅原子。举例而言，携带气体包含氩气、氦气、类似物或以上的组合。
如上所述，于部分实施方式中，因为来自含硅气体的硅原子扩散入覆盖层310而非沉积于覆盖层310上，剩余的覆盖层310与含硅层314组合的厚度实质上与在处理312之前的覆盖层310的厚度相同。因此，处理312使得含硅层314的形成不会使在栅极沟槽gt1中的层的厚度实质上增加。因此，使用处理312形成含硅层314亦有益于缓解与后续以金属填充栅极沟槽gt1(例如后续沉积含金属元素层的阶梯覆盖)的相关的潜在问题。于其他部分实施方式中，少数硅原子或硅化合物沉积于或形成于覆盖层310上，而导致栅极沟槽gt1中形成的层的厚度轻微的增加。
方法m1接着进行至步骤s14，金属形成于处理过的覆盖层上，以形成栅极堆叠。参照图7a及图7b，于步骤s14的部分实施方式中，蚀刻停止层(etchstoplayer)316、p金属层318、n金属层320、黏着层(gluelayer)或润湿层(wettinglayer)322与填充金属层324依序形成于栅极沟槽gt1中与含硅层314上。栅极介电层306、覆盖层310、含硅层314、蚀刻停止层316、p金属层318、n金属层320、黏着层322与填充金属层324的组合被视为是栅极堆叠gs1。
蚀刻停止层316形成于含硅层314上。于部分实施方式中，蚀刻停止层316与下方的p金属层318具有不同抗蚀刻能力，因此，蚀刻停止层316可减慢或阻止对p金属层318图案化的蚀刻处理。举例而言，蚀刻停止层316对将p金属层318图案化的蚀刻剂的抗蚀刻能力高于p金属层318。于部分实施方式中，蚀刻停止层316包含氮化钛、氮化钽、硅化物或其他适合的材料。于部分实施方式中，覆盖层310的厚度介于约10埃至约30埃。
p金属层318形成于蚀刻停止层316上。于部分实施方式中，p金属层318包含具有功函数高于中间能隙功函数(约4.5ev)的p型功函数金属，中间能隙在硅的价带与能带的中间。举例而言，p型功函数金属可为氮化钛(titaniumnitride；tin)、氮化钽(tantalumnitride；tan)、氮化钨(tungstennitride；wn)、钨(tungsten；w)、铷(ruthenium；ru)、钯(palladium；pd)、铂(platinum；pt)、钴(cobalt；co)、镍(nickel；ni)、导电金属氧化物、及/或其他适合的材料，但本揭露不以此为限。于部分实施方式中，p金属层318的厚度介于约10埃至约30埃。
n金属层320形成于p金属层318上。于部分实施方式中，n金属层320包含具有功函数低于中间能隙(约4.5ev)的n型功函数金属，中间能隙位于硅的导带与价带的中间。举例而言，n型功函数金属可为铝化钛(titaniumaluminide；tial)、氮化钛铝(titaniumaluminiumnitride；tialn)、氮碳化钽(carbo-nitridetantalum；tacn)、铪(hafnium；hf)、铬(zirconium；zr)、钛(titanium；ti)、钽(tantalum；ta)、铝(aluminum；al)、金属碳化物(metalcarbides)(例如：碳化铪(hafniumcarbide；hfc)、碳化铬(zirconiumcarbide；zrc)、碳化钛(titaniumcarbide；tic)、碳化铝(aluminumcarbide；alc))、铝化物(aluminide)、及/或其他适合的材料。于部分实施方式中，n金属层320的厚度介于约10埃至约40埃。
黏着层322形成于n金属层320上，填充金属层324形成于黏着层322上。黏着层322的材料是需选择以使得填充金属层324与n金属层320之间的黏着强度可被提升。举例而言，黏着层322可为氮化钛、氮化钽、硅化物或其他适合的材料。于部分实施方式中，黏着层322的厚度为约10埃至约30埃。
于部分实施方式中，举例而言，填充金属层324可为钨(tungsten)、铝(aluminum)、铜(copper)、镍(nickel)、钴(cobalt)、钛(titanium)、钽(tantalum)、氮化钛(titaniumnitride)、氮化钽(tantalumnitride)、镍硅化物(nickelsilicide)、钴硅化物(cobaltsilicide)、碳化钽(tac)、氮硅化钽(tasin)、氮碳化钽(tacn)、铝化钛(tial)、氮化钛铝(tialn)、或其他适合的材料。于填充金属层324是钨的部分实施方式中，填充金属层324可使用含氟前驱物所形成，例如氟化钨(tungstenfluoride；wf6)。若覆盖层310不使用含硅气体或电浆处理，则含氟前驱物的一成份(例如氟)倾向于穿过覆盖层310因而污染覆盖层310。这种氟的污染可能导致不想要的阀值电压的增加。然而，于覆盖层310被含硅气体处理的部分实施方式中，得到的含硅层314中的硅原子可与来自含氟前驱物的氟原子键结，而形成硅-氟键结，因而可阻止氟穿过下方的覆盖层310，并因此缓解阀值电压的不想要的提升。因此，阀值电压的控制可被提升，因为不想要的氟的穿透可用含硅层314避免。于部分实施方式中，含硅层314包含氟化硅，因为硅与来自含硅前驱物的氟键结。
方法m1接着进行至步骤s15，其中平坦化制程被执行。参照图8a、图8b，于步骤s15的部分实施方式中，平坦化制程(例如化学机械抛光制程)被执行以使得栅极沟槽gt1外面的栅极堆叠gs1的多余的材料被移除。化学机械抛光制程造成栅极堆叠gs1的顶面可与栅极间隔物308的顶面实质上齐平。
使用如前述的含硅或电浆(例如硅烷气体或硅烷电浆)的处理可用于处理栅极堆叠的其他的层。举例而言，参照图9，绘示的是方法m2，方法m2包含根据部分实施方式的执行于栅极堆叠中的蚀刻停止层的处理。类似于方法m1，方法m2可被应用于平面式元件或多栅极元件，且可被应用于后栅极制程或先栅极制程。
图10a、图11a及图12a为根据本揭露的部分实施方式的以图9的方法m2在各阶段沿第一剖线(图2的a-a’剖线)的半导体元件400的剖面图。图10b、图11b及图12b为根据本揭露的部分实施方式的以图9的方法在各阶段沿第二剖线(图2的b-b’剖线)的剖面图。图10a-图12b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例，而非用于限制发明申请专利范围中所叙述的。可以理解的是，额外的处理可被提供于图9的处理的之前、之中与之后，下述的一些处理可被此方法的额外的实施方式被置换或省去。处理/制程的顺序可互换。
方法m2开始于步骤s21，其中栅极介电层、覆盖层与蚀刻停止层依序形成于通道区域上方。参照图10a、图10b，于步骤s21的部分实施方式中，栅极介电层406、覆盖层410与蚀刻停止层412依序形成于从基材402延伸的半导体鳍片404上方与栅极间隔物408之间的栅极沟槽gt2中。栅极沟槽gt2下方的半导体鳍片404的一部分可作为半导体元件400的通道区域404c。栅极介电层406可与上述的栅极介电层306实质上相同。覆盖层410可与未被处理312处理的覆盖层410实质上相同。蚀刻停止层412可与上述的蚀刻停止层316实质上相同。
方法m2接着进行至步骤s22，使用含硅气体或电浆的处理被执行于蚀刻停止层。参照图11a及图11b，于步骤s22的部分实施方式中，使用含硅气体的处理414被执行，以使得含硅气体或电浆的一成份(例如硅)扩散入露出的蚀刻停止层412。如此一来，部分的硅原子扩散入蚀刻停止层412而造成与蚀刻停止层412中的原子键结，而形成硅化合物(例如氮化硅)。因此，蚀刻停止层412的一部分被转换成硅浓度比剩余的下方的蚀刻停止层412的硅浓度高的含硅层416。于部分实施方式中，蚀刻停止层412与含硅层416的组合被视为是含金属元素层，其中含硅层416为含金属元素层的顶部，蚀刻停止层412为含金属元素层的底部。举例而言，含硅层416的硅浓度介于约5％至约30％，其中下方的蚀刻停止层412的硅浓度小于约1％。得到的含硅层416的厚度为约5埃至约50埃。若含硅层416的厚度大于约50埃，栅极的阀值可能不符合要求。若含硅层416的厚度小于约5埃，含硅层416可能太薄而无法避免蚀刻停止层412的氧化。于部分实施方式中，含硅层416可等同包含掺杂物气体的掺杂物的含掺杂物层(例如含硅气体的硅)。于部分实施方式中，蚀刻停止层412的处理和沉积以原位执行，例如使用原子层沉积集束型设备(clustertool)的制程系统中执行。于部分实施方式中，处理414为不使用电浆的热浸润制程，如上述的处理312。
对蚀刻停止层412执行处理414有益于避免蚀刻停止层412免于被氧化，因为蚀刻停止层412可被含硅层416覆盖或遮盖。可以理解的是，蚀刻停止层412的氧化可能导致半导体元件400的阀值电压的不想要的提升。然而，蚀刻停止层412的氧化可被缓解，因为含硅层416的保护，阀值电压的不想要的提升可被解决。
此外，来自含硅气体或电浆的硅原子被扩散入蚀刻停止层412而非沉积于蚀刻停止层412上，剩余的蚀刻停止层412与含硅层416合并的厚度与在处理414之前的蚀刻停止层412的厚度实质上相同。因此，处理414造成含硅层416的形成，且沉积于栅极沟槽gt2中的层的厚度不实质上增加，使得与后续以金属填充栅极沟槽gt2的相关的挑战的潜在问题得到缓解。于其他部分实施方式中，部分硅原子被沉积于蚀刻停止层412上方，因此造成形成于栅极沟槽gt2中的层的厚度轻微地增加。
方法m2接着进行至步骤s23，金属形成于被处理过的蚀刻停止层上方且被平坦化以形成栅极堆叠。参照图12a、图12b，于步骤s23的部分实施方式中，p金属层418、n金属层420、黏着层(或润湿层)422、填充金属层424被依序形成于栅极沟槽gt2中及含硅层416上方。栅极介电层406、覆盖层410、蚀刻停止层412、含硅层416、p金属层418、n金属层420与黏着层422与填充金属层424的组合被视为是栅极堆叠gs2。p金属层418、n金属层420、黏着层422、填充金属层424分别与p金属层318、n金属层320、黏着层322、填充金属层324实质上相同。
于填充金属层424是钨的部分实施方式中，填充金属层424可以含氟前驱物所形成，如前所述。若蚀刻停止层412不被含硅气体处理，则氟可能穿过蚀刻停止层412而污染蚀刻停止层412。这种氟的污染可能导致不想要的阀值电压的提升。于蚀刻停止层412被以含氟气体或电浆处理的部分实施方式中，得到的含硅层416的戏园子可与来自含氟前驱物的氟原子键结，而形成硅-氟键结，因而可阻止氟穿过下方的蚀刻停止层412，使得阀值电压的不想要的提升可被缓解。
图13绘示方法m3，方法m3包含根据本揭露的部分实施方式的对栅极堆叠中的p金属层执行处理。类似于方法m1，方法m3可应用于平面式元件或多栅极元件，且可应用于后栅极制程或先栅极制程。
图14a、图15a及图16a为根据本揭露的部分实施方式的以图13的方法m3在各阶段沿第一剖线(例如图2的a-a’剖线)的剖面图。图14b、图15b及图16b为根据本揭露的部分实施方式的以图13的方法在各阶段沿第二剖线(例如图2的b-b’剖线)的剖面图。图14a-图16b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的制程可被提供于图13所示的步骤之前、之中或之后，于此方法的额外的实施方式中下述的部分的步骤可被取代或省去，步骤/制程的顺序可互换。
方法m3开始于步骤s31，栅极介电层、覆盖层、蚀刻停止层、p金属层依序形成于通道区域上方。参照图14a及图14b，于步骤s31的部分实施方式中，栅极介电层506、覆盖层510、蚀刻停止层512与p金属层514依序形成于从基材502延伸的半导体鳍片504上与栅极间隔物508之间的栅极沟槽gt3。栅极沟槽gt3下方的半导体鳍片504的一部分可作为半导体元件500的通道区域504c。栅极介电层506可与上述的栅极介电层306实质上相同。覆盖层510与物被处理312处理的覆盖层310实质上相同。蚀刻停止层512可与上述的蚀刻停止层316实质上相同。p金属层514可与上述的p金属层318实质上相同。
方法m3接着进行至步骤s32，使用含硅气体或电浆的处理516被执行于p金属层514。参照图15a及图15b，于步骤s32的部分实施方式中，使用含硅气体或电浆的处理516被执行，以使得含硅气体或电浆的一成份(例如硅)扩散入露出的p金属层514。如此一来，部分硅原子扩散入p金属层514因而与p金属层514中的原子键结，而形成硅化合物(例如氮化硅)。因此，p金属层514的表层被转换成含硅层518，含硅层518的硅浓度高于剩余的下方的p金属层514的硅浓度。于部分实施方式中，p金属层514与含硅层518被一起视为是含金属元素层，其中含硅层518是含金属元素层的顶部，p金属层514是含金属元素层的底部。于部分实施方式中，含硅层518的硅浓度介于约5％至约30％，其中p金属层514的硅浓度小于约1％。得到的含硅层518的厚度为约5埃至约50埃。若含硅层518的厚度大于约50埃，则栅极堆叠的阀值电压可能不符合要求。若含硅层518的厚度小于约5埃，则含硅层518可能太薄而无法避免p金属层514的氧化。于部分实施方式中，含硅层518可等同于包含含掺杂物气体(例如含硅气体的硅)的掺杂物的含掺杂物层。于部分实施方式中，p金属层514的处理及沉积是原位执行。于部分实施方式中，处理516是使用/不使用电浆的热浸润制程，如前面对处理312的论述。对p金属层514执行处理516有益于避免p金属层514被氧化，因为p金属层514被含硅层518覆盖或遮盖。可以理解的是，p金属层514的氧化可能导致半导体元件500的阀值电压的不想要的提升。然而，因为p金属层514的氧化可被缓解，所以阀值电压的不想要的提升可被解决。
此外，因为来自含硅气体的硅原子被扩散入p金属层514而非沉积于p金属层514，剩余的p金属层514与含硅层518的厚度的组合可实质上等于在处理516之前的p金属层514的厚度。因此，处理516接着使得含硅层518形成，且沉积于栅极沟槽gt3中的层的厚度不实质上增加，因此使后续以其他金属填充于栅极沟槽gt3的相关挑战的潜在问题可被缓解。于其他部分实施方式中，少数戏园子被陈基于p金属层514而因此导致形成于栅极沟槽gt3中的层的厚度轻微的增加。
方法m2接着进行至步骤s33，金属形成于处理过的p金属层且被平坦化以形成栅极堆叠。参照图16a、图16b，于步骤s33的部分实施方式中，n金属层520、黏着层(或润湿层)522与填充金属层524被依序形成于栅极沟槽gt3中与含硅层518上方。栅极介电层506、覆盖层510、蚀刻停止层412、p金属层514、含硅层518、n金属层520、黏着层522与填充金属层524的组合被视为是栅极堆叠gs3。n金属层520、黏着层522、填充金属层524分别实质上相等于n金属层320、黏着层322、填充金属层324。
于填充金属层524是钨的部分实施方式中，填充金属层524可使用含氟前驱物所形成，如前述。若p金属层514不被以含硅气体或电浆处理，则氟可能穿过p金属层514且污染p金属层514。这样的氟的污染可能导致阀值电压的不想要的提升。然而，于p金属层514被以含硅气体或电浆处理的部分实施方式中，得到的含硅层518中的硅原子可与来自含氟前驱物的氟原子键结而形成硅-氟键结，因而阻止氟穿过下方的p金属层514，因此缓解阀值电压的不想要的提升。
图17绘示另一方法m4，方法m4为根据部分实施方式的执行于栅极堆叠中的n金属层的处理。类似于方法m1，方法m4可应用于平面式元件或多栅极元件，且可应用于后栅极或先栅极制程。
图18a、图19a及图20a为根据本揭露的部分实施方式的以图17的方法m4在各阶段沿第一剖线(图2的a-a’剖线)的剖面图，图18b、图19b及图20b为根据本揭露的部分实施方式的以图17的方法在各阶段沿第二剖线(图2的b-b’剖线)的剖面图。图18a-图20b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的步骤可被提供于图17所示的步骤的之前、之中及之后，在此方法的额外的实施方式中，下述的部分的步骤可被置换或省去。步骤/制程的顺序可互换。
方法m4开始于步骤s41，栅极介电层、覆盖层、蚀刻停止层、p金属层与n金属层依序形成于通到区域上。参照图18a及图18b，于步骤s41的部分实施方式中，栅极介电层606、覆盖层610、蚀刻停止层612、p金属层614与n金属层616依序形成于从基材602延伸的半导体鳍片604与栅极间隔物608之间的栅极沟槽gt4中。栅极沟槽gt4下方的半导体鳍片604的一部分可作为半导体元件600的通道区域604c。栅极介电层606与上述的栅极介电层306实质上相同，覆盖层610与未被处理312处理的覆盖层310实质上相同，蚀刻停止层612、p金属层614与n金属层616与上述的蚀刻停止层316、p金属层318与n金属层320实质上相同。
方法m4接着进行至步骤s42，使用含硅气体或电浆的处理618被执行于n金属层616上。参照图19a、图19b，于步骤s42的部分实施方示中，使用含硅气体或电浆的处理618被执行，使得含硅气体或电浆的一成份(例如硅)扩散入露出的n金属层616。如此一来，部分的硅原子扩散入n金属层616因而与n金属层616中的原子键结而形成硅化合物(例如氮化硅)。因此，n金属层616的表层转换成含硅层620，含硅层620的硅浓度高于剩余的下方的n金属层616的硅浓度。于部分实施方式中，n金属层616与含硅层620的组合可被视为是含金属元素层，其中含硅层620为含金属元素层的顶部，n金属层616为含金属元素层的底部。于部分实施方式中，含硅层620的硅浓度介于约5％至约30％，下方的n金属层616的硅浓度小于约1％。得到的含硅层620的厚度为约5埃至约50埃。若得到的含硅层620的厚度大于约50埃，则栅极堆叠的阀值电压可能不符合要求。若含硅层620的厚度小于约5埃，则含硅层620可能太薄而无法避免n金属层616的氧化。于部分实施方式中，含硅层620可实质上被视为是含掺杂物的含掺杂物气体(例如含硅气体的硅)的含掺杂物层。于部分实施方式中，n金属层616的处理及沉积为原位执行。于部分实施方式中，处理618为使用/不使用电浆的热浸润制程，如上面对处理312的论述。
对n金属层616执行处理618有助于避免n金属层616被氧化，因为n金属层616在原位处理中被含硅层620覆盖或遮盖。可以理解的是，n金属层616的氧化可能导致半导体元件600的阀值电压的不想要的提升。然而，因为n金属层616的氧化可被缓解，阀值电压的不想要的提升可被解决。
此外，因为来自含硅气体或电浆的硅原子扩散入n金属层616而非沉积于n金属层616上，剩余的n金属层616与含硅层620的厚度的组合可实质上等于n金属层616在处理618之前的厚度。处理618因此造成含硅层620的形成不会让栅极沟槽gt4中所沉积的层的厚度实质上增加，因此缓解了后续以其他金属填充栅极沟槽gt4的相关挑战的潜在问题。于其他部分实施方示中，少数硅原子被沉积于n金属层616上方，因此导致栅极沟槽gt4中形成的层的厚度实质上增加。
本揭露的部分实施方式在提升对晶体管的控制的处理中使用不同于含硅气体(或电浆)的气体(或电浆)。举例而言，参照图21，所绘示的是方法m5，方法m5包含根据本揭露的部分实施方式使用含铝气体或电浆的处理。类似方法m1，方法m5可应用于平面式元件或多栅极元件，且可应用于后栅极制程或先栅极制程。
图22a、图23a及图24a为根据本揭露的部分实施方式的以图21的方法m5在各阶段沿第一剖线(图2的a-a’剖线)的剖面图。图22b、图23b及图24b为根据本揭露的部分实施方式的以图21的方法m5在各阶段沿第二剖线(b-b’剖线)的剖面图。图22a-图24b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的步骤可以被提供于图21所示的步骤之前、之中及之后，下述的部分步骤在此方法的额外实施方式中可被置换或省去，步骤/制程的顺序可互换。
方法m5开始于步骤s51，栅极介电层与覆盖层依序形成于通道区域上。参照图22a、图22b，于步骤s51的部分实施方示中，栅极介电层706与覆盖层710依序形成于延伸自基材702的半导体鳍片704上与栅极间隔物708之间的栅极沟槽gt5。栅极沟槽gt5下方的半导体鳍片704的一部分可作为半导体元件700的通道区域704c，栅极介电层706与上述的栅极介电层306实质上相等。覆盖层710与未被处理312处理的覆盖层310实质上相等。
方法m5接着进行至步骤s52，使用含铝气体或电浆的处理被执行于覆盖层。参照图23a、图23b，于步骤s52的部分实施方示中，使用含铝气体或电浆的处理712被执行，使得含铝气体或电浆的一成份(例如铝)扩散入露出的覆盖层710。如此一来，部分的铝原子穿过覆盖层710的晶界(例如氮化钛的晶界)扩散至覆盖层710，部分铝原子与覆盖层310中的原子键结，形成铝化合物(例如氮化铝或碳化铝)。因此，覆盖层710的表层(例如顶部)转换成含铝层714，含铝层714的铝浓度高于剩余的下方的含铝层714的铝浓度。于部分实施方式中，覆盖层710与含铝层714的组合可被视为是含金属元素层，其中含铝层714是含金属元素层的顶部，覆盖层710是含金属元素层的底部。于部分实施方式中，含铝层714的铝浓度介于约5％至约30％，下方的覆盖层710的铝浓度小于约1％。得到的含铝层714的厚度介于约5埃至约50埃。若含铝层714的厚度大于约50埃，栅极堆叠中的铝浓度可能超出想要的范围。若含铝层714的厚度小于约5埃，含铝层714可能太薄而无法降低阀值电压。如上所述，铝是具有功函数小于硅的中间能隙功函数的n金属，因此有助于降低n型晶体管的阀值电压，因此，本揭露的至少部分的优点包含通过具有含铝气体或电浆的处理来提升n型晶体管的元件阀值电压。
于部分实施方式中，含铝层714可相当于含有掺杂物气体的掺杂物(例如含铝气体的铝)的含掺杂物层。于部分实施方式中，含铝层714具有与覆盖层710相同的化学元素，因为含铝层714包含覆盖层710的掺杂区域。举例而言，于覆盖层710是氮化钛的部分实施方式中，含铝层714亦包含氮。归因于处理712的铝的扩散(或铝的移动)可导致含铝层714中的随空间变化的铝浓度。举例而言，含铝层714的顶部714t的铝浓度高于位于低于顶部714t的含铝层714的底部714b的铝浓度。于部分实施方式中，含铝层714具有从顶部714t降低至底部714b的梯度铝浓度。
于部分实施方式中，处理712是热浸润制程，以在升高的温度的非电浆环境中浸润半导体元件700于含铝气体。举例而言，在处理712期间，含铝气体与氩气(作为携带气体)的气体混合物可被引入制程系统的反应腔体中(其中反应腔体收容具有覆盖层的基材)于温度介于约200℃至约500℃；压力介于约3torr至约10torr；含铝气体与氩气流速比为约0.5至2之间；以及持续时间为约10秒至约600秒之间。若流速比高于约2。则不想要的含铝粒子可能被形成于含铝层714的表面上，若流速比小于约0.5，则含铝层714可能太薄而无法降低阀值电压。若温度高于约500℃，则含铝气体与其他气体之间的不想要的化学反应能发生，若温度低于约200℃，则铝原子的扩散可能不会发生。若压力大于约10torr，则不想要的含铝粒子可能形成于含铝层714上，若压力低于约3torr，则铝原子的扩散可能不会发生。若持续时间长于约600秒，则铝的浓度可能超出想要的范围，若持续时间短于约10秒，则铝原子的扩散可能不会发生。
于部分实施方式中，处理712可使用电浆来执行，使得含铝气体可被离子化。电浆功率介于约50w至约500w，电源电压介于约15v至约30v，携带气体为氩气。若电浆功率与电源电压超出上述所选择的范围，含铝层714的铝浓度可能无法满足栅极堆叠的要求。举例而言，使用电浆的处理712可被执行于温度介于约200℃制约500℃；压力介于约3torr至约10torr；含铝气体与氩气流速比约0.5至约2；以及持续时间约为10秒至600秒。若流速比高于约2，则不想要的含铝粒子可能形成于含铝层714的表面上，若流速小于约0.5，则含铝层714可能太薄而无法降低阀值电压。若温度高于约500℃，则含铝气体与其他气体之间不想要的化学反应能发生，若温度低于约200℃，则铝原子的扩散可能不会发生。若压力高于约10torr，则不想要的含铝粒子可能形成于含铝层714上。若压力低于约3torr，则铝原子的扩散可能不会发生。若持续时间长于约600秒，则铝浓度可能超出想要的范围，若持续时间短于约10秒，则铝原子的扩散可能不会发生。从具有电浆的处理712得到的含铝层714的厚度为约5埃至约50埃。
值得注意的是，具有低分子量的铝化合物(例如氢化铝)比其他铝化合物更易于游离。因此，于部分实施方式中，由低分子量铝化合物(例如氢化铝)形成的含铝气体可用于处理712，因而有益于产生更多的铝原子以扩散入下方的层。用于处理712的氢化铝的例子包含三氢化铝(alh3)六氢化二铝(al2h6)、类似物或以上的组合。于部分实施方式中，用于处理712的其他气体(例如携带气体)包含惰性气体或其他不与含铝气体的铝化合物反应的气体，以促进铝化合物的游离，携带气体的粒子包含氩气、氦气、类似物或以上的组合。
如上所述，因为来自含铝气体或电浆的铝原子被扩散入覆盖层710而非沉积于覆盖层710，剩余的覆盖层710与含铝层714的厚度的组合可实质上相同于覆盖层710在处理712之前的厚度。因此，处理712造成含铝层714的形成不会使栅极沟槽gt5中沉积的层的厚度实质上增加。因此，使用处理712的含铝层714的形成亦有助于缓解后续以金属填充栅极沟槽gt5的相关挑战的潜在问题。
于部分实施方式中，除了氢化铝的其他铝化合物亦可被使用为含铝气体。举例而言，含铝亦体包含三甲基铝(trimethylaluminum；al(ch3)3；亦被称为tma)、三乙基铝(al(c2h5)3；亦被称为tea)、类似物或以上的组合。于此实施方式中，处理712使得碳化铝(aluminumcarbirde；alc)沉积于覆盖层710上，造成含铝层714与剩余的覆盖层710的组合的厚度轻微的增加，如第23a、23b图所绘示。于部分实施方式中，因为含碳的铝化合物(例如三甲基铝或三乙基铝)比氢化铝的铝原子更不易游离，额外的还原气体(reducinggas)可被使用于处理712中，以与含铝气体反映，以产生铝原子以扩散入覆盖层710中。举例而言，在处理712期间，还原气体还原铝化合物配位基的键结，从铝中心释放配位基而留下铝原子或离子扩散入覆盖层710。
于含铝气体是三甲基铝气体的部分实施方式中，还原气体(例如氢气)可被用于与三甲基铝反应，因而解离三甲基铝，因此将三甲基铝的甲基(ch3)转换成甲烷(ch4)气体。甲烷气体可带电，因此铝原子可扩散入覆盖层710，因此，可减少碳化铝沉积于覆盖层710，使沉积于栅极沟槽gt5中的层的厚度实质上不会增加。
于部分实施方式中，处理712与覆盖层710的沉积可为原位执行，例如使用原子层沉积集束型设备(clustertool)的制程系统中执行。于其他部分实施方式中，处理712为在覆盖层710的沉积之后的分开的移位(ex-situ)制程，意即处理712与覆盖层710的沉积在不同腔体或不同处理机械中执行。于处理712与覆盖层710的沉积是移位执行的实施方式中，表面清洁制程可选的被执行以移除覆盖层710上不想要的材料(例如氧化物)。举例而言，表面清洁制程是电浆制程。于部分实施方式中，电浆制程包含氩气轰击、氦气轰击或类似物。
方法m5接着进行至步骤s53，其中金属形成于处理过的覆盖层上且被平坦化，以形成栅极堆叠。参照图24a、图24b。于步骤s53的部分实施方式中，蚀刻停止层716、p金属层718、n金属层720、黏着层(或润湿层)722、填充金属层724依序形成于栅极沟槽gt5中与含铝层714上。栅极介电层706、覆盖层710、含铝层714、蚀刻停止层716、p金属层718、n金属层720、黏着层722与填充金属层724的组合可被视为是栅极堆叠gs5。蚀刻停止层716、p金属层718、n金属层720、黏着层722与填充金属层724分别实质上等于蚀刻停止层316、p金属层318、n金属层320、黏着层322与填充金属层324。
如上所述，因为使用含铝气体或电浆的处理712可降低n型晶体管的阀值电压，n金属层320可比未被含铝体或电浆处理的n型晶体管的n金属层来的薄。因此，与沉积n金属层320、黏着层322与填充金属层324相关的挑战的潜在问题可被缓解。
上述使用含铝气体或电浆的处理可被使用，以处理栅极堆叠的其他层。举例而言，参照图25，所绘示的是方法m6，方法m6包含根据部分实施方式对栅极堆叠中的蚀刻停止层执行的处理。方法m6可应用于平面式元件、或多栅极元件，且可应用于后栅极制程或先栅极制程。
图26a、图27a及图28a为根据本揭露的部分实施方式的以图25的方法m6在各阶段沿第一剖线(图2的a-a’剖线)的剖面图。图26b、图27b及图28b为根据本揭露的部分实施方式的以图25的方法m6在各阶段沿第二剖线(b-b’剖线)的剖面图。图26a-图28b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的步骤可以被提供于图25所示的步骤之前、之中及之后，下述的部分步骤在此方法的额外实施方式中可被置换或省去，步骤/制程的顺序可互换。
方法m6开始于步骤s61，栅极介电层、覆盖层与蚀刻停止层依序形成于通道区域上。参照图26a、图26b，于步骤s61的部分实施方式中，栅极介电层806、覆盖层810与蚀刻停止层812依序形成于从基材802延伸的半导体鳍片804上与栅极间隔物808之间的栅极沟槽gt6中。栅极沟槽gt6下方的半导体鳍片804的一部分可作为半导体元件800的通道区域804c。栅极介电层806与上述的栅极介电层306实质上相同。覆盖层710与未被处理312处理的覆盖层310实质上相同。蚀刻停止层812与上述的蚀刻停止层316实质上相同。
方法m6接着进行至步骤s62，使用含铝气体或电浆的处理被执行于覆盖层。参照图27a、图27b，于步骤s62的部分实施方示中，使用含铝气体或电浆的气体处理814被执行，使得含铝气体或电浆的一成份(例如铝)扩散入露出的蚀刻停止层812，以形成铝化合物(例如氮化铝或碳化铝)。因此，蚀刻停止层812的表层(例如顶部)转换成含铝层816，含铝层816的铝浓度高于剩余的下方的蚀刻停止层812的铝浓度。于部分实施方式中，蚀刻停止层812与含铝层816的组合可被视为是含金属元素层，其中含铝层816是含金属元素层的顶部，蚀刻停止层812是含金属元素层的底部。于部分实施方式中，含铝层816的铝浓度介于约5％至约30％，下方的蚀刻停止层812的铝浓度小于约1％。得到的的含铝层816的厚度介于约5埃至约50埃。若含铝层816的厚度大于约50埃，栅极堆叠中的铝浓度可能超出想要的范围。若含铝层816的厚度小于约5埃，含铝层816可能太薄而无法降低阀值电压。于部分实施方式中，含铝层816可相当于包含含掺杂物气体的掺杂物(例如含铝气体的铝)的含掺杂物层。如上所述，铝是具有功函数小于硅的中间能隙功函数的n金属，因此处理814有助于降低n型晶体管的阀值电压。
归因于处理814的铝的扩散(或铝的移动)可导致含铝层816中的随空间变化的铝浓度。举例而言，含铝层816的顶部816t的铝浓度高于位置在低于顶部816t的含铝层816的底部816b的铝浓度。于部分实施方式中，含铝层714具有从顶部714t降低至底部714b的梯度铝浓度。于部分实施方式中，处理814是具有启动电浆或关闭电浆的热浸润制程，如前面对处理712的论述。于部分实施方式中，表面清洁处理(例如电浆处理)在处理814之前被执行，以移除蚀刻停止层812上不想要的材料(例如氧化物)。
方法m6接着进行至步骤s63，金属被形成于处理过的蚀刻停止层上且被平坦化成栅极堆叠。参照图28a、图28b，于步骤s63的部分实施方式中，p金属层818、n金属层820、黏着层(或润湿层)822与填充金属层824依序形成于栅极沟槽gt6中与含铝层816上。栅极介电层806、覆盖层810、蚀刻停止层812、含铝层816、p金属层818、n金属层820、黏着层822与填充金属层824的组合被视为是栅极堆叠gs6。p金属层818、n金属层820、黏着层822与填充金属层824分别实质上等于p金属层318、n金属层320、黏着层322与填充金属层324。
图29绘示根据本揭露的部分实施方式的另一方法m7，方法m7包含对栅极堆叠中的p金属层做处理。方法m7可应用于平面式元件或多栅极元件，且可应用于后栅极制程或先栅极制程。
图30a、图31a及图32a为根据本揭露的部分实施方式的以图29的方法m7在各阶段沿第一剖线(图2的a-a’剖线)的剖面图。图30b、图31b及图32b为根据本揭露的部分实施方式的以图29的方法m7在各阶段沿第二剖线(b-b’剖线)的剖面图。图30a-图32b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的步骤可以被提供于图29所示的步骤之前、之中及之后，下述的部分步骤在此方法的额外实施方式中可被置换或省去，步骤/制程的顺序可互换。
方法m7开始于步骤s71，栅极介电层、覆盖层、蚀刻停止层与p金属层依序形成于通道区域上。参照图30a、图30b，于步骤s71的部分实施方式中，栅极介电层906、覆盖层910与蚀刻停止层912依序形成于从基材902延伸的半导体鳍片904上与栅极间隔物908之间的栅极沟槽gt7中。栅极沟槽gt7下方的半导体鳍片904的一部分可作为半导体元件900的通道区域904c。栅极介电层906与上述的栅极介电层306实质上相同。覆盖层910与未被处理312处理的覆盖层310实质上相同。蚀刻停止层912与p金属层914分别与上述的蚀刻停止层316与p金属层318实质上相同。
方法m7接着进行至步骤s72，使用含铝气体或电浆的处理被执行于覆盖层，参照图31a、图31b，于步骤s72的部分实施方式中，使用含铝气体或电浆的处理916被执行，使得含铝气体或电浆的一成份扩散入露出的p金属层914，如此一来，部分铝原子穿过p金属层914的晶界扩散至p金属层914中，部分铝原子与p金属层914中的原子键结，而形成铝化合物(例如氮化铝或碳化铝)。因此，p金属层914的表层(例如顶部)被转换成含铝层918，含铝层918的铝浓度高于剩余的下方的p金属层914的铝浓度。于部分实施方式中，p金属层914与含铝层918的组合被视为是含金属元素层，其中含铝层918是含金属元素层的顶部，p金属层914是含金属元素层的底部。于部分实施方式中，含铝层918的铝浓度介于约5％至约30％，p金属层914的铝浓度小于约1％。得到的含铝层918的厚度介于约5埃至约50埃。若含铝层918的厚度大于约50埃，则栅极堆叠中的铝浓度可能超过想要的范围。若含铝层918的厚度小于约5埃，则含铝层918可能太薄而无法降低阀值电压。于部分实施方式中，含铝层918相当于含有含掺杂物气体的掺杂物(例如含铝气体的铝)的含掺杂物层。如前所述，铝是具有功函数小于硅的中间能隙功函数的n金属，因此处理916有助于降低n型晶体管的阀值电压。
归因于处理916的铝的扩散(或铝的移动)可导致含铝层918中的随空间变化的铝浓度。举例而言，含铝层918的顶部918t的铝浓度高于位置在低于顶部918t的含铝层918的底部918b的铝浓度。于部分实施方式中，含铝层918具有从顶部918t降低至底部918b的梯度铝浓度。于部分实施方式中，处理916是具有启动电浆或关闭电浆的热浸润制程，如前面对处理712的论述。于部分实施方式中，表面清洁处理(例如电浆处理)在处理916之前被执行，以移除p金属层914上不想要的材料(例如氧化物)。
方法m7接着进行至步骤s73，金属形成于处理过的p金属层上且被平坦化而形成栅极堆叠。参照图32a、图32b，于步骤s73的部分实施方式中，n金属层920、黏着层(或润湿层)922与填充金属层924依序形成于栅极沟槽gt7中与含铝层918上。栅极介电层906、覆盖层910、蚀刻停止层912、p金属层914、含铝层918、n金属层920、黏着层922与填充金属层924的组合被视为是栅极堆叠gs7。n金属层920、黏着层922与填充金属层924分别实质上等于n金属层320、黏着层322与填充金属层324。
图33绘示根据本揭露的方法m8，方法m8包含对栅极堆叠中的n金属层执行的处理。方法m8可应用于平面式元件或多栅极元件，且可应用于后栅极制程或先栅极制程。
图34a、图35a及图36a为根据本揭露的部分实施方式的以图33的方法m8在各阶段沿第一剖线(图2的a-a’剖线)的剖面图。图34b、图35b及图36b为根据本揭露的部分实施方式的以图33的方法m8在各阶段沿第二剖线(b-b’剖线)的剖面图。图34a-图36b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的步骤可以被提供于图33所示的步骤之前、之中及之后，下述的部分步骤在此方法的额外实施方式中可被置换或省去，步骤/制程的顺序可互换。
方法m8开始于步骤s81，栅极介电层、覆盖层、蚀刻停止层、p金属层与n金属层依序形成于通道区域上。参照图34a、图34b，于步骤s81的部分实施方式中，栅极介电层1006、覆盖层1010、蚀刻停止层1012、p金属层1014与n金属层1016依序形成于从基材1002延伸的半导体鳍片1004上与栅极间隔物1008之间的栅极沟槽gt8中。栅极沟槽gt8下方的半导体鳍片1004的一部分可作为半导体元件1000的通道区域1004c。栅极介电层1006与上述的栅极介电层306实质上相同。覆盖层1010与未被处理312处理的覆盖层310实质上相同。蚀刻停止层1012、p金属层1014与n金属层1016分别与上述的蚀刻停止层316、p金属层318与n金属层320实质上相同。
方法m8接着进行至步骤s82，使用含铝气体或电浆的处理被执行于n金属层，参照图35a、图35b，于步骤s82的部分实施方式中，使用含铝气体或电浆的处理1018被执行，使得含铝气体或电浆的一成份扩散入露出的n金属层1016，如此一来，部分铝原子穿过n金属层1016的晶界扩散至n金属层1016中，部分铝原子与n金属层1016中的原子键结，而形成铝化合物(例如氮化铝或碳化铝)。因此，n金属层1016的表层(例如顶部)被转换成含铝层1020，含铝层1020的铝浓度高于剩余的下方的n金属层1016的铝浓度。于部分实施方式中，n金属层1016与含铝层1020的组合被视为是含金属元素层，其中含铝层1020是含金属元素层的顶部，n金属层1016是含金属元素层的底部。于部分实施方式中，含铝层1020的铝浓度介于约5％至约30％，n金属层1016的铝浓度小于约1％。得到的含铝层1020的厚度介于约5埃至约50埃。若含铝层1020的厚度大于约50埃，则栅极堆叠中的铝浓度可能超过想要的范围。若含铝层1020的厚度小于约5埃，则含铝层1020可能太薄而无法降低阀值电压。于部分实施方式中，含铝层1020相当于含有含掺杂物气体的掺杂物(例如含铝气体的铝)的含掺杂物层。如前所述，铝是具有功函数小于硅的中间能隙功函数的n金属，因此处理1018有助于降低n型晶体管的阀值电压。
归因于处理1018的铝的扩散(或铝的移动)可导致含铝层1020中的随空间变化的铝浓度。举例而言，含铝层1020的顶部1020t的铝浓度高于位置在低于顶部1020t的含铝层1020的底部1020b的铝浓度。于部分实施方式中，含铝层1020具有从顶部1020t降低至底部1020b的梯度铝浓度。于部分实施方式中，处理1018是具有启动电浆或关闭电浆的热浸润制程，如前面对处理712的论述。于部分实施方式中，表面清洁处理(例如电浆处理)在处理1018之前被执行，以移除n金属层1016上不想要的材料(例如氧化物)。
方法m8接着进行至步骤s83，金属形成于处理过的n金属层上且被平坦化而形成栅极堆叠。参照图36a、图36b，于步骤s83的部分实施方式中，黏着层(或润湿层)922与填充金属层924依序形成于栅极沟槽gt8中与含铝层1020上。栅极介电层1006、覆盖层1010、蚀刻停止层1012、p金属层1014、n金属层1016、含铝层1020、黏着层1022与填充金属层1024的组合被视为是栅极堆叠gs8。黏着层1022与填充金属层1024分别实质上等于黏着层322与填充金属层324。
本揭露的部分实施方式使用具有不同气体的多重处理，以提升对晶体管的阀值电压的控制。举例而言，参照图37，所绘示的是根据本揭露的部分实施方式的方法m9，方法m9包含使用不同气体的两个处理。方法m9可应用于平面式元件或多重栅极元件，且可应用于后栅极制程或先栅极制程。
图38a、图39a、图40a及图41a为根据本揭露的部分实施方式的以图37的方法m9在各阶段沿第一剖线(图2的a-a’剖线)的剖面图。图38b、图39b、图40b及图41b为根据本揭露的部分实施方式的以图37的方法m9在各阶段沿第二剖线(b-b’剖线)的剖面图。图38a-图41b绘示使用后栅极制程制造鳍式场效晶体管元件的栅极堆叠。所绘示的仅为示例而非用以限制发明申请专利范围。可以理解的是，额外的步骤可以被提供于图37所示的步骤之前、之中及之后，下述的部分步骤在此方法的额外实施方式中可被置换或省去，步骤/制程的顺序可互换。
方法m9的步骤s91与s92与上述的方法m5的步骤s51与s52实质上相同。参照图38a与图38b，于部分实施方式中，于步骤s51，栅极介电层1106与覆盖层1110依序形成于从基材1102延伸的半导体鳍片1104的通道区域1104c上与栅极间隔物1108之间的栅极沟槽gt9。参照图39a、图39b，于步骤s92的部分实施方式中，使用含铝气体或电浆的处理1112被执行，以使含铝气体或电浆的一成份(例如铝)扩散入露出的覆盖层1110。如此一来，覆盖层1110的表层(例如顶部)被转换成含铝层1114，含铝层1114的铝浓度高于剩余的下方的覆盖层1110。于部分实施方式中，覆盖层1110与含铝层1114的组合被视为是含金属元素层，其中含铝层1114为含金属元素层的顶部，覆盖层1110为含金属元素层的底部。于部分实施方式中，含铝层1114的铝浓度介于约5％至约30％，下方的覆盖层1110的铝浓度小于约1％。得到的含铝层1114的厚度介于约5埃至约50埃。若含铝层1114的厚度大于约50埃，则栅极堆叠中的铝浓度可能超过想要的范围。若含铝层1114的厚度小于约5埃，则含铝层1114可能太薄而无法降低阀值电压。于部分实施方式中，含铝层1114相当于含有含掺杂物气体的掺杂物(例如含铝气体的铝)的含掺杂物层。如前所述，铝是具有功函数小于硅的中间能隙功函数的n金属，因此处理1112有助于降低n型晶体管的阀值电压。于部分实施方式中，处理1112为具有可开启电浆或关闭电浆的热浸润制程，如前面对处理712的论述。
方法m9接着进行至步骤s93，使用含硅气体或电浆的处理被执行，参照图40a、图40b，使用含硅气体或电浆的处理1116被执行，以使含硅气体或电浆的一成份(例如硅)扩散入露出的含铝层1114。如此一来，部分的硅原子扩散入含铝层1114，因此与含铝层1114中的原子键结而形成硅化合物(例如氮化硅)。含铝层1114的表层(例如顶部)被转换成含硅铝层1118，含硅铝层1118的铝浓度高于剩余的下方的含铝层1114。举例而言，含硅铝层1118的硅浓度介于约5％至约30％，下方的含铝层1114的硅浓度小于约1％，得到的含硅铝层1118的硅浓度小于约1％。得到的含硅铝层1118的厚度为约5埃至约50埃，若含硅铝层1118的厚度大于约50埃，则栅极堆叠的阀值电压可能不符合要求。若含硅铝层1118的厚度小于约5埃，则含硅铝层1118可能太薄而无法避免含铝层1114的氧化。于部分实施方式中，处理1116为可开启电浆或关闭电浆的热浸润处理，如前面对处理312的论述。
于部分实施方式中，含硅气体(或电浆)的处理1116与含铝气体(或电浆)的处理1112为原位执行，例如使用原子层沉积集束型设备(clustertool)的制程系统中执行。这样的设计有助于避免含铝层1114被氧化，因为在原位掺杂制程中含铝层1114被含硅铝层1118覆盖。可以理解的是，含铝层1114的氧化可能导致n型晶体管的阀值电压的不想要的提升。然而，因为含铝层1114的氧化可被缓解，阀值电压的不想要的提升可被解决。
方法m9接着进行至步骤s94，金属形成于含硅铝层上且被平坦化而形成栅极堆叠。参照图41a、图41b，于步骤s94的部分实施方式中，蚀刻停止层1120、p金属层1122、n金属层1124、黏着层(或润湿层)1126与填充金属层1128依序形成于栅极沟槽gt9中与含硅铝层1118上。栅极介电层1106、覆盖层1110、含铝层1114、含硅铝层1118、蚀刻停止层1120、p金属层1122、n金属层1124、黏着层1126与填充金属层1128的组合被视为是栅极堆叠gs9。蚀刻停止层1120、p金属层1122、n金属层1124、黏着层1126与填充金属层1128分别实质上等于蚀刻停止层316、p金属层318、n金属层320、黏着层322与填充金属层324。
如上所述，使用不同气体或电浆的多重处理的概念可用于处理栅极堆叠的不同层。举例而言，使用含硅气体或电浆的处理可被执行于如图25所示的方法m6的步骤s62之后，使得位于蚀刻停止层(例如图27a、图27b的蚀刻停止层812)含铝层(例如图27a、图27b的含铝层816)的表层被转换成含硅铝层。相似地，使用含硅气体或电浆的处理可被执行于图29所示的方法m7的步骤s72之后，使得p金属层(例如图31a、图31b所示的p金属层914)上方的含铝层(例如图31a、图31b中的含铝层918)被转换成含硅铝层。此外，使用含硅气体或电浆的处理可被执行于图33的方法m8的步骤s82之后，使得位于n金属层(例如图35a、图35b的含铝层1020)上方的含铝层(例如图35a、图35b的含铝层1020)的表层被转换成含硅铝层。
参照图42，所绘示的是多腔体制程系统1200的俯视示意图。于部分实施方式中，系统1200亦相当于“集束型设备(clustertool)”。系统1200一般而言包含预真空腔体(loadlockchamber)1202及1204、晶圆传输中继腔体(waferhandlingchamber)1206、复数反应腔体(processchamber)1-6。于部分实施方式中，欲真空腔体1202及1204提供将基材运输入/出系统1200。于部分实施方式中，系统1200是位于真空状态，欲真空腔体1202及1204可将欲引入系统1200的基材抽真空(如使用机械泵浦(mechanicalbump)及/或分子涡轮泵浦(turbomolecularbump)。于部分实施方式中，欲真空腔体1202及1204适用于单一晶圆或复数晶圆(例如载入晶舟(cassette))。举例而言，欲真空腔体1202及1204可通过闸阀(gatevalve)与晶圆传输中继腔体1206隔开，使得晶圆中继腔体1206在欲真空将体1202与1204的一或两者破真空时可维持真空。
于部分实施方式中，晶圆中继腔体1206配备有自动化的机器人手臂，可流畅的沿水平、垂直及/或旋转轴移动，以将基材在欲真空腔体1202及1204之间与任何的基材反应腔体1-6之间运输。各反应腔体1-6可用于执行多个基材反应步骤，例如原子层沉积、化学气相沉积、物理气相沉积、蚀刻、亦可用于执行多个检测步骤，例如x射线光电子能谱仪分析(x-rayphotoelectronspectroscopy；xps)、原子力显微镜分析、及/或其他适合的处理或检测步骤。于部分实施方式中，系统1200反应腔体可更多或更少。
于部分实施方式中，使用和硅气体(或电浆)或含铝气体(或电浆)是在沉积含金属元素层(例如覆盖层、蚀刻停止层、p金属层或n功函数层)之后以原位执行。举例而言，含金属元素层的处理及沉积是在相同反应腔体(反应腔体1-6之一，反应腔体1-6为原子层沉积反应氢体)中执行。于部分实施方式中，含金属元素层再沉积含金属层之后与执行处理之前不暴露于反应腔体之外的外部环境，如此一来，所沉积的含金属层的氧化可被避免。
于部分实施方式中，使用含硅气体或电浆的处理是在使用含铝气体或电浆(如上述)之后以原位执行。举例而言，使用含硅气体的处理或电浆与使用含铝气体或电浆的处理是在相同反应腔体(反应腔体1-6之一，反应腔体1-6为原子层沉积反应氢体)中执行。于部分实施方式中，以含铝气体或电浆处理后的含金属元素层于含硅气体或电浆处理之前不暴露于反应腔体(反应腔体1-6之一)之外的外部环境。如此一来，以含铝气体(或电浆)形成的含铝层的氧化可被避免。
用于上述处理中的含硅气体(或电浆)与含铝气体(或电浆)为叙述使用一或多个气体(或电浆)处理来调整晶体管的阀值电压的概念的例子。其他气体亦可用于部分其他实施方式。根据上面论述，可以看出本揭露提供数个优点。然而可以理解的是，其他实施方式亦可提供额外的优点，并非所有优点都被必要的于此论述，非特定的优点于所有实施方式都是必须的。其中一个优点是，栅极金属的氧化可透过使用含硅气体(或电浆)处理而被避免，使得不想要的阀值电压的提升可被降低。另一个优点是，对栅极金属的氟的污染可透过使用含硅气体(或电浆)处理而被避免，使得不想要的阀值电压的提升可被降低。再一个优点是，n型晶体管的阀值电压可透过使用含铝气体(或电浆)处理而被降低。
于部分实施方式中，一种制造半导体元件的方法，包含形成一栅极介电层于一半导体基材上；形成一含第一金属元素层于栅极介电层上；以及热浸润含第一金属元素层于一第一气体中，使得第一气体的一成份扩散入含第一金属元素层。
于部分实施方式中，形成含第一金属元素层与热浸润含第一金属元素层是在一相同的反应腔体中执行。
于部分实施方式中，热浸润含第一金属元素层于第一气体中是在一温度介于约200℃至约500℃中执行。
于部分实施方式中，此方法还包含使用一前驱物以形成一含第二金属元素层于含第一金属元素层上，其中第一气体的成份扩散入含第一金属元素层并和前驱物的一成份键结。
于部分实施方式中，第一气体的成份包含一n型功函数金属或硅。
于部分实施方式中，此方法还包含热浸润含第一金属元素层于第一气体中之后热浸润含第一金属元素层于一第二气体中。
于部分实施方式中，热浸润含第一金属元素层于第一气体中以及热浸润含第一金属层于第二气体中是在相同的反应腔体中执行。
于部分实施方式中，第一气体是一含铝的气体，第二气体是一含硅的气体。
于部分实施方式中，对含第一金属元素层执行热浸润于第一气体中免于使用电浆。
于部分实施方式中，此方法还包含提供一第二气体以和第一气体反应，使得第一气体的一化合物被解离。
于部分实施方式中，一种制造半导体元件的方法，包含形成一栅极介电层于一通道区域上；形成一含第一金属元素层于栅极介电层上；以及以一含第一掺杂物电浆处理含第一金属元素层，使得来自含第一掺杂物电浆的一第一掺杂物掺杂入含第一金属层的一表面层中，以将含第一金属元素层的表层转换成一第一掺杂物层。
于部分实施方式中，此方法还包含使用一前驱物以形成一含第二金属元素层于含第一掺杂物层上，其中第一掺杂物层的第一掺杂物与前驱物的一成份键结。
于部分实施方式中，第一掺杂物层的第一掺杂物是硅。此方法还包含使用一含氟前驱物以形成一含第二金属元素层于含第一掺杂物层上，其中含氟前驱物的氟与含第一掺杂物层的硅键结。
于部分实施方式中，含第一掺杂物电浆是一氢化物电浆。
于部分实施方式中，含氢化物电浆包含一硅氢化物或一铝氢化物。
于部分实施方式中，含第一掺杂物电浆包含一三甲基铝电浆或一三乙铝电浆。
于部分实施方式中，此方法还包含以一含第二掺杂物电浆处理第一掺杂物层，使得来自含第二掺杂物层的一第二掺杂物被掺杂入含第一掺杂物层的一表层，以将含第一掺杂物层的表层转换层一含第二掺杂物层。
于部分实施方式中，一种半导体元件包含一半导体基材；以及一栅极堆叠，位于半导体基材上。栅极堆叠包含一栅极介电层，位于半导体基材上；以及一含金属元素层，位于栅极介电层上，其中含金属元素层具有一底部、位于底部上方的一顶部与一掺杂物，掺杂物在含第一金属元素层的顶部的一第一浓度高于掺杂物在含第一金属元素层的底部的一第二浓度。
于部分实施方式中，含金属元素层的底部实质上不具有掺杂物。
于部分实施方式中，掺杂物包含一n型功函数金属。
以上概述数个实施例或例子的特征，使所属领域中具有通常知识者可以从各个方面更加了解本揭露。本技术领域中具有通常知识者应可理解，且可轻易地以本揭露为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到在此介绍的实施例或例子相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未悖离本揭露的揭露精神与范围。在不悖离本揭露的精神与范围的前提下，可对本揭露进行各种改变、置换或修改。
- 还没有人留言评论。精彩留言会获得点赞！