专利名称：具有电容元件的半导体装置及其制造方法
技术领域：
本发明涉及一种具有以强电介质膜或高电介质膜为电容绝缘膜的电容元件的半导体装置及其制造方法。
近些年，随着微机和数字信号处理机等半导体装置的更为高速，功率消耗更低，民用电器的性能也进一步提高。但另一面，这些电器所产生的电磁噪音这种无用辐射又正成为大问题。因此，不用说电器，就是用在这些电器中的半导体装置，也需要应付无用辐射的办法。半导体装置最具效果的对付无用辐射的措施，是在电源线与接地线之间设置大容量电容元件，以往则是在半导体装置以外外接电容元件。
另外，最近正在开发具有将强电介质膜用作电容绝缘膜的电容元件的单纯构成的非易失随机存取存储器，和将采用高介电常数电介质膜的电容元件作为保持电容的动态随机存取存储器。
以下具体说明现有的具有电容元件的半导体装置。
图1是这种代表性半导体装置的部分剖面图。图1中，在硅衬底1上分隔区域2所包围的区域内，形成了以扩散区域3、栅氧化膜4以及栅电极5所代表的集成电路6。在这硅衬底1上还形成了绝缘膜7，该绝缘膜7上的规定区域则形成有下电极8、电容绝缘膜9以及上电极10所组成的电容元件11。而且形成了层间绝缘膜12，以至少覆盖电容元件11。此外，还分别形成有通过第一接触孔13a与扩散区域3连接的电极配线14a，通过第二接触孔13b与电容元件11的下电极8连接的电极配线14b，通过第三接触孔13c与电容元件11的上电极10连接的电极配线14c。再形成保护电极配线14a、14b、14c用的保护膜15。
以下参照图1和图2示出的制造工序流程图说明图1所示现有的具有电容元件的半导体装置的制造方法。首先，由工序(1)在硅衬底1上形成集成电路6等。其次，由工序(2)在硅衬底1上形成绝缘膜7。接下来，由工序(3)在绝缘膜7上形成电容元件11。该电容元件11是在顺序淀积了作为下电极8的第一导电膜、电容绝缘膜9、作为上电极10的第二导电膜之后，再由光刻分别制出图版形成的。电容绝缘膜9采用强电介质膜或高电介质膜，而下电极8以及上电极10则采用从电容绝缘膜9相接一侧顺序由铂膜和钛膜组成的双层膜。接下来，在工序(4)中由CVD法形成至少覆盖电容元件11、由PSG膜(磷掺杂氧化硅膜)组成的层间绝缘膜12。接下来，在工序(5)中形成达到集成电路6的扩散区域3的第一接触孔13a，达到电容元件11的下电极8的第二接触孔13b，和达到电容元件11的上电极10的第三接触孔13c。接着由工序(6)形成电极配线14a、14b和14c，此后再由工序(7)中等离子CVD法，形成由耐湿性好的氮化硅膜或氮化氧化硅膜等组成的保护膜15。
但是，上面所述现有的具有电容元件的半导体装置中，层间绝缘膜12采用PSG膜，为的是达到缓和对于电容元件11应力这种的，但PSG膜吸收用CVD法形成PSG膜时所产生的水份，这种水份扩散至构成电容绝缘膜9的强电介质膜，使得电阻降低。这种现象正是导致电容元件11泄漏电流增大和绝缘耐压下降，引起电容绝缘膜9绝缘损坏的原因。
而且，上面所述现有的具有电容元件的半导体装置中，保护膜15采用等离子CVD法形成的氮化硅膜或氮化氧化硅膜，为的是可以防止电容元件11外部来的水份进入，但是借助于等离子CVD法成膜当中产生活化氢，这种活化氢扩散到构成电容绝缘膜9的强电介质膜或高电介质膜中，成为引起电容元件11泄漏电流增大和寿命特性变差的原因。一般，由等离子CVD法成膜的氮化膜中氢原子含量多达1022个/cm3，成膜后经热处理，就使得氢向电容绝缘膜9中的扩散加速，进一步成为使电容元件11特性变差的原因。
本发明的目的在于，提供一种具有可靠性高的电容元件的半导体装置。而且，还提供一种避免使半导体衬底上形成的集成电路变差来制造上述半导体装置的方法。
本发明半导体装置的一种形态，其构成是，在制作有集成电路的半导体衬底上的绝缘膜上，形成由下电极、电容绝缘膜和上电极所组成的电容元件，覆盖该电容元件形成的层间绝缘膜中的水份含量，按层间绝缘膜每1cm3来算，不超过0.5g。
经证实，按照这种构成，可以抑制水份往电容绝缘膜中扩散，可以防止电容绝缘膜绝缘耐压下降，提高可靠性以及寿命。
而且本发明半导体装置另一形态，其构成是，覆盖电极配线形成的保护膜是氢含量低于1021个/cm3的氮化硅膜。
经证实，按照这种构成，对这种氮化硅膜在形成后即使以400℃温度热处理，扩散至电容绝缘膜中的氢原子数还是很少，电容元件没有发生特性变差的情况。
而且本发明半导体装置另一形态，其构成是，从电极配线一侧依次淀积PSG膜(磷掺杂氧化硅膜)、NSG膜(无掺杂氧化硅膜)作为覆盖电极配线而形成的保护膜。
按照这种构成，与现有等离子CVD法形成的氮化硅膜和氮化氧化硅膜不同，保护膜中不含氢，因而避免使电容绝缘膜变差。此外，PSG膜具有使电容元件的应力缓和，其上形成的NSG膜可以弥补PSG膜具有吸湿性的不足，可以实现电容元件不出现应力，并且具有高可靠性。
而且本发明半导体装置另一形态，其构成是，在电容元件上形成的层间绝缘膜之上，按覆盖电容元件的形状，再形成氮化钛膜或钛钨膜。
按照这种构成，由于氮化钛膜，钛钨膜与层间绝缘膜的密合性好，且致密，因而可以防止水份进入电容绝缘膜，电容元件未出现特性变差的情况。而且，在此构成基础上再在电容元件以外区域形成氮化硅膜，电容元件就不出现应力，而且可以防止水份进入，其它区域也可以得到氮化硅膜全面的保护。
本发明半导体装置制造方法的一个形态，是除上述制造半导体装置用的方法以外，还包括除去电容元件上部保护膜或者保护膜与层间绝缘膜，热处理电容绝缘膜的步骤。
按照此构成，可以方便地使电容绝缘膜中所含的氢单体或氢化合物放出，因而可以防止电容元件泄漏电流增大以及绝缘耐压下降。
图1是示意现有的具有电容元件的半导体装置的主要部分构造的部分剖面图。
图2是说明现有的具有电容元件的半导体装置的制造方法用的流程图。
图3是示意本发明实施例1具有电容元件的半导体装置的主要部分构造的部分剖面图。
图4是说明本发明实施例1具有电容元件的半导体装置的制造方法用的流程图。
图5示出的是PSG膜水份脱除量相对于温度的变化关系图。
图6示出的是本发明实施例1具有电容元件的半导体装置的寿命试验结果图。
图7是示意本发明实施例2具有电容元件的半导体装置的主要部分构造的部分剖面图。
图8、图9、图10是示意本发明实施例2具有电容元件的半导体装置的制造方法的部分剖面图。图8示出的是在制作有集成电路的半导体衬底上的绝缘膜上形成电容元件，在该电容元件上形成层间绝缘膜，形成好接触孔之后再形成了电极配线的状态。图9示出的是形成了保护电极配线用的保护膜的状态。图10示出的是在图9所示的保护膜上再形成第二保护膜的状态。
图11是本发明实施例2具有电容元件的半导体装置在电极配线形成以后各工序中电容元件泄漏电流的测定图。
图12示出的是本发明实施例2具有电容元件的半导体装置在电极配线形成以后各工序中电容元件所加的电压与直至破坏的时间的关系图。
图13是示意本发明实施例3具有电容元件的半导体装置的主要部分构造的部分剖面图。
图14、图15、图16是示意本发明实施例3具有电容元件的半导体装置的制造方法的部分剖面图。图14示出的是制作有集成电路的半导体衬底上的绝缘膜上形成电容元件，在该电容元件上形成层间绝缘膜，再形成接触孔的状态。图15示出的是形成了电极配线的状态。图16示出的是形成了保护电极配线用的双层保护膜的状态。
图17是示意本发明实施例4半导体装置的主要部分构造的部分剖面图。
图18、图19是示意实施例4制造方法的部分剖面图。图18示出的是电极配线形成后形成了具有与电容元件相应的开口的第二保护膜的状态。图19示出的是形成了保护电极配线用的双层保护膜的状态。
图20是示意本发明实施例5具有电容元件的半导体装置的主要部分构造的部分剖面图。
图21是示意本发明实施例6半导体装置的电容元件构造的部分剖面图。
图22、图23、图24、图25、图26是示意本发明实施例7具有电容元件的半导体装置的制造方法的部分剖面图。图22示出的是在制作有集成电路的半导体衬底上的绝缘膜上形成电容元件，在该电容元件上形成层间绝缘膜，形成了接触孔的状态。图23示出的是形成了电极配线的状态。图24示出的是形成了保护电极配线用的保护膜的状态。图25示出的是电极配线形成后形成了具有与电容元件上电极相应开口的第二保护膜的状态。
图27示出的是本发明实施例7具有电容元件的半导体装置在各工序后其泄漏电流的测定结果图。
图28示出的是本发明实施例7具有电容元件的半导体装置其寿命试验结果图。
实施例1图3所示的本发明半导体装置，在硅衬底31上形成了分隔氧化膜32，该分隔氧化膜32所包围的区域形成了由扩散区域33、栅绝缘膜34以及栅电极35组成的晶体管所代表的集成电路36。
硅衬底31上形成由氧化硅膜组成的绝缘膜37，在该绝缘膜37上形成了电容元件41，它由铂膜以及钛膜的下电极38，强电介质膜或高电介质膜的电容绝缘膜39，和铂膜以及钛膜的上电极40组成。接着再形成一层间绝缘膜42覆盖该电容元件41，它由水份含量以每cm3来算低于0.5克的PSG膜组成。而现有的具有电容元件的半导体装置中，层间绝缘膜42的水份含量按每cm3来算超过0.9克。
在集成电路36的上部，绝缘膜37以及层间绝缘膜42形成有达到扩散区域33的第一接触孔43a。在电容元件41的上部，层间绝缘膜42形成有达到下电极38的第二接触孔43b，和达到上电极40的第三接触孔43c。形成通过第一接触孔43a与扩散区域33连接的由铝膜或铝合金膜组成的电极配线44a，再形成分别通过第二和第三接触孔43b、43c与下电极38和上电极40连接的由铝膜或铝合金膜组成的电极配线44b、44c。接下来形成保护这些电极配线44a、44b、44c的由氮化硅膜或氮化氧化硅膜组成的保护膜45。
按照这种实施例1的构成，层间绝缘膜42其水份含量控制在每cm3为0.5克以下，以后的工序即使进行热处理，也可以防止水份向电容绝缘膜39中扩散，因而可以防止电容元件41泄漏电流增大以及绝缘耐压下降，可以实现与以往相比不容易因绝缘损坏而发生故障的内置电容元件41的半导体装置。
以下参照图3以及图4所示的制造方法流程图说明上述半导体装置的制造方法。首先，由工序1在硅衬底31上形成集成电路36等。其次由工序(2)，在硅衬底31上形成绝缘膜37。接下来由工序(3)，在绝缘膜37上形成电容元件41。该电容元件41是在顺序淀积作为下电极38的第一导电膜、电容绝缘膜39、和作为上电极40的第二导电膜之后，分别靠光刻制成图版形成的。电容绝缘膜39则采用强电介质膜或高电介质膜，而下电极38以及上电极40则采用与电容绝缘膜39相接一侧开始顺序由铂膜、钛膜组成的双层膜。接下来，在工序(4)当中，进行电容元件41的热处理，使得电容绝缘膜39特性提高、稳定。接下来在工序(5)当中由CVD法等形成一PSG膜(磷掺杂氧化硅膜)组成的层间绝缘膜42，至少覆盖电容元件41。此后，在工序(6)中通过在氮气环境中热处理层间绝缘膜42，将层间绝缘膜42中所含的水份除去，直至每cm3层间绝缘膜42中的水份低于0.5克。
以后，在工序(7)中形成到达集成电路36扩散区域33的第一接触孔43a，到达电容元件41的下电极38以及上电极40的第二、第三接触孔43b、43c。接下来，由工序(8)形成电极配线44a、44b、44c后，再由工序(9)中的等离子CVD法形成由耐湿性高的氮化硅膜或氮化氧化硅膜等组成的保护膜45。
另外，上述构成以及制造方法是就CVD法形成PSG膜作为层间绝缘膜42，再由此后的热处理工艺从PSG膜除去水份的例子说明的，但本发明不限于此，例如也可以在高温减压状态下形成氧化硅膜，而省略热处理。
而且，上述制造方法是就氮气中进行图4工序(6)中层间绝缘膜42热处理的例子说明的，但也可以在氦气、氩气等惰性气体中或真空中进行。
以下参照图5说明对通常CVD法形成的PSG膜的吸水量测定的结果。图5的横轴表示温度，纵轴表示在此温度释出的水份量，这些关系与吸水强度是对应的。如图5所示，将PSG膜中吸收的水份脱除的峰值温度，其第一峰值位于300℃-350℃，第二峰值位于450℃-530℃。这当中，相当于第二峰值的水份是由足够强的吸力吸进PSG膜的，因而可以认为通常使用时对于可靠性而言几乎没有影响。与此相反，第一峰值则是下坡至低温一侧，在比较接近于使用温度的条件下，就释出水，而成为使电容绝缘膜9变差的原因。
另外，发明人等还发现，在靠CVD法成膜之后要将图4中相当于第一峰值的吸收水份释出，希望在350℃以上热处理。还知道，对作为层间绝缘膜42，含6wt%以下磷的硅氧化膜进行热处理，对于缓和电容元件41上出现的应力也是有益的。
图6还示出了对于由本实施例制造出的电容元件41的可靠性作出的研究结果。这里，电容绝缘膜39采用的是钛酸钡锶薄膜。横轴表示电容元件41上加的电场的倒数，纵轴则表示泄漏电流达到一定值之前的时间。直线(a)是对以往方法制造出的电容元件41边加电压边观察泄漏电流得出的结果，层间绝缘膜42采用的PSG膜其水份含量为0.93g/cm3。直线(b)是按本实施例制造出的电容元件41的结果，作为层间绝缘膜42的PSG膜的水份含量是0.45g/cm3。由这些直线比较证实，按层间绝缘膜42的水份含量少的本实施例作出的电容元件41与现有例相比远为优异。另外，PSG膜中的水份含量在0.5g/cm3以下为好。
还有，本实施例是就形成层间绝缘膜42，进行了热处理之后再形成接触孔43a、43b、43c的例子说明的，但也可以改变热处理顺序，在形成了层间绝缘膜42，接触孔43a、43b、43c之后，再进行热处理。这时，接触孔43a、43b、43c为通气孔，容易除去电容元件41所吸收的水份。
还有，本实施例是就层间绝缘膜42进行一次热处理的例子说明的，但也可以将热处理工序分成多次来实施。例如，可以在形成层间绝缘膜42之后进行第一次热处理，再在形成接触孔43a、43b、43c之后进行第二次热处理。这时，在第一次与第二次热处理工序中还可以改变热处理条件。
实施例2图7所示的半导体装置是图3所示的实施例1的变形例。本实施例与实施例1不同之处在于，在电容元件41的上面形成由氧化硅膜组成的层间绝缘膜46，为保护铝膜或铝合金膜的电极配线44a、44b、44c，形成了由膜中氢原子含量在1021个/cm3以下的氮化硅膜组成的保护膜47。
按照这种实施例2的构成，与电容元件41直接相接的层间绝缘膜46采用氢含量低的氧化硅膜，保护膜47则采用氢原子含量在1021个/cm3以下的氮化硅膜，因而氢不渗透到电容绝缘膜39中，而且用作保护膜47的氮化硅膜可以防止水从外部进入，可以实现稳定性好的半导体装置。
另外，本实施例是就保护膜47采用氢含量在1021个/cm3以下的单层氮化硅膜的例子说明的，但使保护膜47厚度在100nm以下，再在其上淀积氧化硅膜、氮化硅膜或氮化氧化硅膜作为保护膜，也可以获得同样效果。
而且，通过在保护膜47之下形成氧化硅膜，还可以使电容元件41上出现的应力减小。
以下参照图8、图9以及图10说明上述半导体装置的制造方法。图8示出了在硅衬底31上形成集成电路36等，在这上面形成绝缘膜37，在该绝缘膜37上形成电容元件41，并且覆盖该电容元件41形成层间绝缘膜46，形成第一接触孔43a，第二、第三接触孔43b、43c以后，再形成电极配线44a、44b、44c的状态，可以与现有制造方法相同。接下来，如图9所示，由溅射法形成氮化硅膜，作成保护膜47。
象这样，保护膜47的形成方法采用溅射法，可以在室温-200℃的低温比较简便地形成致密且化学理想配比的Si3N4膜，避免给铝膜或铝合金膜组成的电极配线44a、44b、44c造成损伤。而且，采用溅射法，靶和气体均不含氢原子，因而成膜当中不产生活化氢。而且，得到的氮化硅膜的氢原子浓度非常低，为1021个/cm3以下，即使成膜后进行热处理，若为400℃以下，几乎没有对于电容绝缘膜39的氢扩散，而不致于使电容元件41的特性变差。
另外，溅射法有多种方法。例如，在采用硅靶，以氮离子进行活性溅射的离子束溅射法场合，在室温下成膜是可能的。而且，离子束溅射法得到的氮化硅膜其膜中氢原子浓度非常少，为1021个/cm3以下，可与800℃高温CVD法形成的氮化硅膜媲美。此外，用氮化硅陶瓷靶和氮化硅粉末靶的RF溅射法，或者是RF平面型磁控管溅射法等，也可以获得相同效果。
而且，如图10所示，通过在图9所示工序中形成的保护膜47上面由等离子CVD法形成氮化硅膜组成的第二保护膜48，可以使溅射法得到的氮化硅膜的膜厚变薄，从而减小电容元件41上出现的应力。
而且，保护膜47采用溅射法得到的氮化硅膜时，通过在保护膜47的下面形成氧化硅膜，可进一步减小电容元件41上出现的应力。
以下参照图11、图12说明电容绝缘膜39采用钛酸钡膜的电容元件41的特性变动。这些图中，横轴表示形成电极配线44a、44b、44c后的各个工序，A表示形成电极配线44a、44b、44c后的值，B表示形成保护膜47后的值，C表示形成保护膜47后，在氮气与氢气的混合气体环境中在380℃热处理7分钟后的值。而且，黑球表示的是由等离子CVD法形成氮化硅膜作为保护膜47的情况，而白球表示由离子束溅射法形成氮化硅膜作为保护膜47的情况。另外，图11、图12分别表示电容元件41上加1.5V电压时的泄漏电流，在125℃电容绝缘膜39上加1MV/cm电压直至破坏的时间。
如图11所示，形成电极配线44a、44b、44c以后(A)的场合，泄漏电流当然是不随硅氮化膜形成方法的不同而有所改变，均为10-8A/cm2，但对于电极配线44a、44b、44c上形成硅氮化膜之后(B)的场合，可以发现由等离子CVD法形成硅氮化膜的试样中泄漏电流有所增加。可以认为，这是因为等离子CVD法中活化氢在等离子体中大量存在，在成膜过程中进入电容绝缘膜39中，而致使构成电容绝缘膜39的强电介质膜或高电介质膜变差的缘故。而且，在热处理后(C)的场合，由等离子CVD法形成硅氮化膜的试样中，泄漏电流进一步增加。与之相反，由离子束溅射法形成的试样在工序(A)、(B)、(C)后，各试样间泄漏电流没有差异。
如图12所示，由等离子CVD法形成了硅氮化膜的试样每经一道工序其破坏时间就变短，故可以认为，这也是因为保护膜47中氢原子进入电容绝缘膜39，致使构成电容绝缘膜39的强电介质膜或高电介质膜变差的缘故。与之相反，离子束溅射法形成的试样其工序(A)、(B)、(C)后各试样间的破坏时间没有差别。
另外，本实施例中是就电极配线44a、44b、44c采用单层铝膜或铝合金膜的情况说明的，通过在这些膜下面形成钛钨膜，可以在电容元件41的电极采用铂膜时提高密合性，降低接触阻抗。
实施例3
图13所示的半导体装置是图3所示的实施例1的另一变形例。本实施例与实施例1不同之处在于，为了保护电极配线44a、44b、44c，形成的是由第一层为PSG膜的第一保护膜49与第二层为NSG膜(无掺杂氧化硅膜)的第二保护膜50所组成的多层保护膜。另外，第一保护膜49与第二保护膜50是由除成膜工艺中氢参与的等离子CVD法以外的方法，例如由减压CVD法或常压CVD法来形成的。
按照这种实施例3的构成，与现有的等离子CVD法形成的氮化硅膜和氮化氧化硅膜不同，由于保护膜中不含氢，因而不会使电容绝缘膜变差。而且，可以由PSG膜缓和对于电容元件的应力，而由其上形成的NSG膜来弥补PSG膜具有吸湿性的不足，可以实现电容元件上不出现应力，且可靠性高。
以下参照图14、图15以及图16说明上述半导体装置的制造方法。图14示出了在硅衬底31上形成集成电路36等，在其上形成绝缘膜37，在该绝缘膜37上形成电容元件41，再覆盖该电容元件41形成层间绝缘膜46，最后形成第一接触孔43a，第二以及第三接触孔43b、43c的状态，与现有的制造方法相同就可以。接下来，如图15所示，形成电极配线44a、44b、44c。再如图16所示，由减压CVD法顺序形成PSG膜组成的第一保护膜49、NSG膜组成的第二保护膜50，覆盖电极配线44a、44b、44c。另外，第一保护膜49、第二保护膜50由常压CVD法形成也可以。
实施例4图17是图13所示实施例3的另一变形例。本实施例与实施例3不同之处在于，在第一保护膜49下面形成了具有与电容元件41对应开口52的、由氮化硅膜或氮化氧化硅膜组成的第二层间绝缘膜51。
通过这样构成，在形成好电容元件41之后，即使热处理电容绝缘膜39，也可以由氮化硅膜组成的第二层间绝缘膜51隔断构成电容绝缘膜39的强电介质膜或高电介质膜产生的氢或氢化合物，从而防止集成电路36变差。而且，最后在电容元件41上形成了PSG膜组成的第一保护膜49与NSG膜组成的第二保护膜50，所以，第一保护膜49缓和电容元件41出现的应力的同时，还防止离子性杂质从外部进入，第二保护膜50弥补了PSG膜的弱点耐湿性以及耐水性。
以下，参照图18、图19说明图17所示的半导体装置制造方法。在图15所示的形成有电极配线44a、44b、44c的状态，形成由氮化硅膜或氮化氧化硅膜组成的第二层间绝缘膜51，以覆盖电极配线44a、44b、44c。接下来，如图18所示，由通常光刻法形成与电容元件41相对应的开口52。再如图19所示，由减压CVD法或常压CVD法顺序在整个面上形成由PSG膜组成的第一保护膜49与由NSG膜组成的第二保护膜50。
另外，通过由等离子CVD法在低温形成致密的氮化硅膜作为第二层间绝缘膜51，在第二层间绝缘膜51上设有与电容元件41相对应的开口52之后再热处理电容元件41，可以使该氮化硅膜形成工序当中膜吸收的氢释放出来。
而且，电容元件41的热处理分两次进行，即先经过在惰性气体或真空中热处理的第一热处理工序，再经过在含氧的气体中热处理的第二热处理工序，这样就可以获得更好的效果。具体来说，由第一热处理工序可以使电容绝缘膜39中的氢放出，由第二热处理工序可以导入氧，恢复电容绝缘膜39的特性。
另外，本实施例是就第二层间绝缘膜51上形成与电容元件41相对应的开口52的例子说明的，但是，即使开口设置成对应于上电极40而非整体，由热处理工序也能够使电容绝缘膜39中的氢放出。
实施例5图20所示的半导体装置是图7所示的实施例2的变形例。本实施例与实施例2不同之处在于，在电极配线44a、44b、44c的下面，包含第一接触孔43a、第二接触孔43b、第三接触孔43c及其边缘在内，形成了钛膜组成的第一导电膜53a、53b、53c以及氮化钛膜组成的第二导电膜54a、54b、54c，电容元件41的上部还通过层间绝缘膜46由第一导电膜53c、第二导电膜54c、电极配线44c覆盖，并且形成了由氮化硅膜或氮化氧化硅膜组成的保护膜55覆盖电极配线44a、44b、44c。
若按照这种实施例5的构成，选取氢通不过的膜作为第二导电膜54c的话，即使由等离子CVD法形成氮化硅膜或氮化氧化硅膜作为保护膜55，也可以防止等离子体中的氢原子、原子团或离子还原电容绝缘膜39。
另外，第一导电膜53a、53b、53c适用钛膜或钛钨膜，而第二导电膜54a、54b、54c则适用氮化钛膜。还有，即使采用第一导电膜53c与电极配线44c的组合，作为覆盖在电容元件41上面的膜，而省去第二导电膜54c，与以往相比，还是可以防止保护膜55形成工序当中电容绝缘膜39变差。
实施例6图21是实施例5的变形例，其中省略了与本实施例无直接关系的集成电路等处的图示。本实施例与实施例5不同之处在于，电容元件41的上部是通过层间绝缘膜46由第一导电膜56a以及电极配线44c覆盖的，而且在电容元件41的边缘第一导电膜56a以及电极配线44c具有重叠部分，并设置了具有与电容元件41上电极40对应开口58的氮化硅组成的第二层间绝缘膜57。
通过这样构成，由钛钨膜等组成的第一导电膜56a隔断水从电容元件41的上面进入，其它区域由氮化硅膜等组成的第二层间绝缘膜57隔断，因而可以进一步有效地提高耐湿耐水方面的可靠性。
实施例7图22、图23、图24、图25以及图26是说明实施例1中设有第二层间绝缘膜59的半导体装置制造工序用的图。
首先，如图22所示，在制作有集成电路36的硅衬底31上形成绝缘膜37，在该绝缘膜37上形成电容元件41，形成氧化硅膜等层间绝缘膜46覆盖该电容元件41，再形成第一接触孔43a、第二接触孔43b、第三接触孔43c。电容元件41的下电极38以及上电极40采用的是在电容绝缘膜39一侧介有钛膜的铂膜。
接下来，在如图23所示形成电极配线44a、44b、44c之后，再如图24所示，由等离子CVD法等在整个面上形成氮化硅膜或氮化氧化硅膜组成的第二层间绝缘膜59。接下来，如图25所示，在电容元件41上部第二层间绝缘膜59中形成与电容元件41相对应的开口60。在此状态下，为了排出电容绝缘膜39中的氢或氢化合物，采用氮气、氩气或这些气体的混合气进行热处理，或者在真空中进行热处理。为了接着此热处理向电容绝缘膜39供氧，采用氧气或氧气与氮气、氩气等的混合气进行热处理。接下来，如图26所示，形成氧化硅膜或有机绝缘膜组成的保护膜55。
按照这种实施例7的构成，在除去电容元件41上第二层间绝缘膜59之后，通过在氮气、氩气或这些气体的混合气中或真空中在400℃以下进行电容元件41的热处理(即电容绝缘膜39的热处理)，可以很容易地使引起强电介质膜或高电介质膜变差的氢或氢化合物排出。通过再在400℃以下接着进行采用氧气，或者氧气与氮气、氩气等的混合气的热处理，就可以填满使强电介质膜或高电介质膜电导变大的氧空穴。
以下，参照图27、图28说明在电容元件41上形成氮化硅膜前后以及热处理之后电容绝缘膜39泄漏电流的测定结果以及寿命试验结果。
图27示出的是采用钛酸钡锶膜作为电容绝缘膜39时泄漏电流的测定结果，由等离子CVD法形成氮化硅膜作为第二层间绝缘膜59之后，泄漏电流增加了两个数量级，但经热处理泄漏电流又下降2-3个数量级，返回至形成氮化硅膜以前的状态。
图28示出了加在电容元件41上的电场强度E(MV/cm)的倒数与寿命的关系，虚线表示形成氮化硅膜作为第二层间绝缘59，不进行热处理时的寿命，实线表示形成氮化硅膜作为第二层间绝缘膜59再热处理时的寿命。任何一种情况，氮化硅膜都是由等离子CVD法形成的。
这样，通过由等离子CVD法形成氮化硅膜或氮化氧化硅膜作为第二层间绝缘59后再热处理，就可以使因等离子CVD工序而变差的在高温、高电场中的寿命，恢复到可以足够耐用的水平。
另外，上述半导体装置制造方法是就形成电极配线44a、44b、44c前后进行电容元件41热处理的例子说明的，除此以外，为了在形成图22所示的第一、第二、第三接触孔43a、43b、43c之后排出电容绝缘膜39中的氢或氢化合物，通过采用氮气、氩气或这些气体的混合气进行热处理，或者在真空中进行热处理;为了接着向电容绝缘膜39供氧，通过采用氧气，或者氧气与氮气、氩气等的混合气进行热处理，也可以获得相同的效果。这时，第二层间绝缘膜59最好是以等离子CVD法以外的方法成膜的。这时，就不需要上述制造方法中形成电极配线44a、44b、44c前后所需的热处理。
另外，本实施例是就第二层间绝缘膜59中设置与电容元件41相对应开口60的例子说明的，但是，开口60即使与电容元件41的上电极相对应设置，也能够由热处理工序使电容绝缘膜39中的氢或氢化合物排出。
本发明并非限于上面所述的种种实施例。本发明的实质以及保护范围内的变形例均为权利要求书所包含。
权利要求
1.一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，所述电容元件包括所述集成电路的绝缘膜上形成的导电性膜组成的下电极；所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜；所述电容绝缘膜上形成的导电性膜组成的上电极，所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，所述层间绝缘膜的水份含量按每一cm3来算在0.5克以下。
2.一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，所述电容元件包括所述集成电路的绝缘膜上形成的导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极，所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，覆盖所述电极配线形成的保护膜是氢原子含量在1021个/cm3以下的氮化硅膜。
3.如权利要求2所述的半导体装置，其特征在于所述氮化硅膜厚度在100nm以下，其上面形成了别的保护膜。
4.如权利要求2所述的半导体装置，其特征在于所述氮化硅膜的下面形成了硅氧化膜。
5.一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，所述电容元件包括所述集成电路的绝缘膜上形成的导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极，所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，形成有保护膜以覆盖所述电极配线，所述保护膜是从电极配线一侧顺序由掺磷的氧化硅膜与无掺杂氧化硅膜组成的。
6.如权利要求5所述的半导体装置，其特征在于所述保护膜的下面具有第二层间绝缘膜，该层间绝缘膜在所述电容元件上电极相对应部分具有开口。
7.一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，所述电容元件包括所述集成电路的绝缘膜上形成的导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极，所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，形成有保护膜以覆盖所述电极配线，所述电容元件的上部通过层间绝缘膜由氮化钛膜以及钛钨膜中至少之一覆盖。
8.如权利要求7所述的半导体装置，其特征在于所述保护膜下面具有氮化硅膜，该氮化硅膜在所述电容元件上电极相对应部分具有开口。
9.一种半导体装置制造方法，其特征在于包括在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;形成层间绝缘膜覆盖所述电容元件的工序;热处理所述层间绝缘膜的工序;形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;形成保护膜覆盖所述电极配线的工序。
10.如权利要求9所述的半导体装置制造方法，其特征在于所述层间绝缘膜的热处理温度在350℃以上。
11.一种半导体装置制造方法，其特征在于包括在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;形成层间绝缘膜覆盖所述电容元件的工序;形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;形成由氢原子含量在1021个/cm3以下的氮化硅膜组成的保护膜来覆盖所述电极配线的工序。
12.如权利要求11所述的半导体装置制造方法，其特征在于形成所述保护膜的工序借助于溅射蒸镀。
13.如权利要求12所述的半导体装置制造方法，其特征在于接在形成所述保护膜的工序之后，增加由等离子化学气相生长法形成第二氮化硅膜的工序。
14.如权利要求12所述的半导体装置制造方法，其特征在于在形成所述保护膜的工序之前，增加形成氧化硅膜的工序。
15.如权利要求14所述的半导体装置制造方法，其特征在于所述氧化硅膜含有硼以及磷中至少一种。
16.一种半导体装置制造方法，其特征在于包括在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;形成层间绝缘膜覆盖所述电容元件的工序;形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;顺序形成掺磷的氧化硅膜与无掺杂氧化硅膜组成的膜来覆盖所述电极配线的工序。
17.如权利要求16所述的半导体装置制造方法，其特征在于，在形成所述保护膜的工序之前，增加形成第二层间绝缘膜的工序，与除去电容元件上电极上部的第二层间绝缘膜的工序。
18.如权利要求17所述的半导体装置制造方法，其特征在于，形成所述第二层间绝缘膜的工序是由等离子CVD法形成氮化硅膜的，在除去所述第二层间绝缘膜的工序以后，增加了热处理电容元件的工序。
19.如权利要求18所述的半导体装置制造方法，其特征在于，所述电容元件的热处理工序包括，惰性气体中或者真空中进行热处理的第一工序，以及在含氧的气体中热处理的第二工序。
20.一种半导体装置制造方法，其特征在于包括在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;形成层间绝缘膜覆盖所述电容元件的工序;形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;形成保护膜覆盖所述电极配线的工序;仅除去所述电容元件上电极的上部保护膜或除去层间绝缘膜与保护膜两部分的工序;热处理所述电容元件的工序;形成第二保护膜来覆盖所述上电极上部的工序。
21.如权利要求20所述的半导体装置制造方法，其特征在于，所述电容元件的热处理工艺包括，在惰性气体或真空中热处理的第一工序，以及在含氧的气体中热处理的第二工序。
22.一种半导体装置制造方法，其特征在于包括在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;形成层间绝缘膜覆盖所述电容元件的工序;形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;形成保护膜覆盖所述电极配线的工序;还包括在形成所述电极配线工序之前或之后热处理电容元件的工序。
23.如权利要求22所述的半导体装置制造方法，其特征在于所述电容元件热处理工序包括，在惰性气体中或在真空中热处理的第一工序，以及在含氧的气体中热处理的第二工序。
全文摘要
本发明提供一种在形成有集成电路的半导体基板上通过层间绝缘膜形成电容元件的半导体装置。这种半导体装置，一种是形成膜中水分含量在0.5克/cm
文档编号H01L21/8246GK1102731SQ9410946
公开日1995年5月17日 申请日期1994年8月5日 优先权日1993年8月5日
发明者有田浩二, 藤井英治, 田恭博, 上本康裕, 那须徹, 松田明浩, 长野能久 申请人:松下电子工业株式会社