专利名称：半导体器件及其制造方法
技术领域：
本发明涉及内部装有采用高介电常数电介质膜的电容的半导体器件及其制造方法。
近几年，随着电子设备的信息处理高速化和低电压工作化，防止电子设备所发电磁辐射造成的噪声成为重大的课题。作为减小这种噪声的手段之一，在半导体集成电路中装入用强电介质膜等高介电常数电介质膜的电容的技术，引入注目。又，还在不断研究利用强电介质膜的磁滞特性，能低电压工作和高速写入一读出的非易失性存储器的实用化。
下面，关于内部装有强电介质膜电容的以往半导体器件，参照附图进行说明。如
图1所示，在硅基片1上形成隔离氧化膜2，在由该隔离氧化膜2包围的区域形成由扩散层3、栅绝缘膜4和栅电极5组成的晶体管。然后，形成覆盖该晶体管和隔离氧化膜2的第1绝缘膜6。
在该第1绝缘膜6上形成由下电极7、PZT等强电介质膜8和上电极9组成的电容。下电极7和上电极9，使用对PZT等的金属氧化物化学上稳定的白金。然后，形成覆盖该电容和第1绝缘膜6的第2绝缘膜11。
在第1绝缘膜和第2绝缘膜11上各自形成到达扩散层3的接触孔12和到达下电极7和上电极9的接触孔13。然后，各自独立且有选择地形成通过接触孔12与扩散层3电气相连的铝布线层14和通过接触孔13与下电极7和上电极9电气相连的铝布线层15。但是，若下电极7和上电极9与布线层15直接接触，则后面热处理时铝和白金会起反应，在白金中出现Al2Pt，两者的连结强度显著地降低。为防止这种情况，通常在下电极7和上电极9与布线层15之间形成厚度从50nm到150nm由氮化钛组成的扩散阻挡层17。
布线层14和15形成后的硅片1，因为要使布线层14和扩散层3的界面成为欧姆接触，在含氢的惰性气体中用450℃以上的较高温度，进行热处理。然后，在硅基片1上全面地形成氮化硅等耐湿性优良的材料的保护膜16，以覆盖晶体管和电容。
然而，这种以往的半导体器件，虽然也设置50nm到150nm厚的扩散阻挡层17，但接触孔13的下电极7和上电极9与布线层15之间的连结强度未必充分。因此，在半导体器件的多数接触孔13中有引起导通不良的事情发生，半导体器件的可靠性不能充分地得到确保。
本发明的目的在于提供可靠性优良的半导体器件及其制造方法。
本发明的半导体器件，在包括形成集成电路的基片、在该基片上形成的第1绝缘膜、由该第1绝缘膜上形成的下电极、该下电极上形成的有高介电常数的电介质膜和在该由介质膜上形成的上电极组成的电容、覆盖该电容且有各自到达下电极和上电极的接触孔的第2绝缘膜、至少覆盖该接触孔的内壁且在接触孔的底部与下电极和上电极连结的扩散阻挡层和该扩散阻挡层上形成的布线层等的半导体器件中，在上述扩散阻挡层内设置由粒状结晶组成的层状区域。
这种扩散阻挡层的厚度，从200nm到300nm的范围是令人满意的。又，以第1层和第2层的双层构造为这种扩散阻挡层，以粒状结晶层为第2层是令人满意的。
本发明的半导体器件的制造方法，在包括集成电路形成基片上形成第1绝缘膜的工序、在该第1绝缘膜上形成由下电极和有高介电常数的电介质膜和上电极组成的电容的工序、形成覆盖该电容的第2绝缘膜的工序、在该第2绝缘膜上形成各自到达下电极和上电极的接触孔的工序、至少覆盖接触孔的内壁且在接触孔的底部形成与下电极和上电极连结的扩散阻挡层的工序、在该扩散阻挡层上形成布线层的工序和进行热处理的工序等的制造方法中，用从300℃到420℃的温度范围进行上述热处理。
特别，这种热处理在300℃到380℃的温度范围比较令人满意。又，形成扩散阻挡层的工序，分形成第1层的工序和形成第2层的工序两次进行是令人满意的。
图1是表示内部装有电容的本发明和以往的半导体器件的构造的模式截面图。
图2是表示扩散阻挡层的厚度和接触孔导通不良的发生率之间关系的曲线图。
图3和图4是表示电容和布线层间的接触孔的扩散阻挡层结晶状态的模式截面图。
图5是表示在本发明的半导体器件中由两个扩散阻挡层组成的半导体器件结构的模式截面图。
图6是表示电容和布线层间接触孔的两个扩散阻挡层结晶状态的模式截面图。
本发明者们，在图1所示结构的半导体器件中，对种种变换扩散阻挡层的厚度和热处理温度的例子，按下面所述的制造方法进行了制作。
首先，根据以往的半导体形成技术，在硅基片1上形成隔离氧化膜2，在由该隔离氧化膜2包围的区域形成由扩散层3、栅绝缘膜4和栅电极5组成的晶体管。然后，按通常的CVD法形成覆盖该晶体管和隔离氧化膜2的第1绝缘膜6。
接着，在第1绝缘膜6上，按通常的溅射法形成由白金的下电极7、钛酸锶类强电介质膜8和白金的上电极9组成的电容。然后，按通常的CVD法形成覆盖该电容和第1绝缘膜6的第2绝缘膜11。
接着，用通常的蚀刻技术，在第1绝缘膜6和第2绝缘膜11上各自形成到达扩散层3的接触孔12和到达下电极7和上电极9的接触孔13。然后，形成钛钨合金扩散阻挡层17，覆盖接触孔12的内壁，在接触孔12的底部与扩散层3连结，而且覆盖接触孔13的内壁，在接触孔13的底部与下电极7和上电极9连结。该扩散阻挡层17的形成，用钛钨合金靶在10m Torr的氩气中以溅射方法进行。
接着，按通常的溅射法，在扩散阻挡层17上独立及有选择地形成铝布线层14和15。布线层14和15形成后的硅片1，因为要使布线层14和扩散层3的界面成为欧姆接触，在含氢的惰性气体中进行热处理。然后，在硅基片1上全面地形成氮化硅保护膜16，以覆盖晶体管和电容。
根据这种制造方法，制作了扩散阻挡层17的厚度在150nm到350nm的范围变化，且热处理温度在200℃到450℃的范围变化的种种样品。但是，关于扩散阻挡层17的厚度为200nm以上的样品，形成扩散阻挡层17的方法是在厚度到达150nm时，中断一下溅射，进行抽真空及导入氩气，然后再进行溅射到所定厚度。
关于这些样品，用显微镜观察将下电极7和上电极9连接布线层15的接触孔13的底部，调查白金与铝有没有反应且调查接触孔13的导通不良情况，其结果如图2所示。
在图2中，纵轴表示接触孔13导通不良的发生率，横轴表示由钛钨合金组成的扩散阻挡层17的膜厚。但是，导通不良的发生率在各样品中，用对约60个直径3μm的接触孔13，发生导通不良的接触孔数所占的比例表示。
从该结果可知，对任一热处理温度都有随着扩散阻挡层17的膜厚从150nm往上增加时，导通不良的发生率减小的倾向。并且，膜厚在200nm到300nm的范围时，该发生率几乎为最小。但是，当膜厚超过300nm时，发生率转为增加。因而，扩散阻挡层17的膜厚在200nm到300nm的范围是令人满意的。
相对于热处理温度的导通不良发生率的变化，则对任一膜厚都有随着热处理温度从450℃往下降低时，该发生率减小的倾向。并且，热处理温度为420℃的场合，膜厚在200nm到300nm范围时，发生率在2％以下，表示该发生率小。
进而，热处理温度在380℃以下时，在膜厚在150nm到300nm范围的场合，发生率在1％以下，非常小。特别，在膜厚在200nm到300nm范围的场合，发生率为0％，导通不良完全不会发生。另一方面，膜厚为350nm时，估计由于内部应力，扩散阻挡层17多处产生裂缝，能看到引起导通不良的接触孔。
又，热处理温度低于300℃时，因布线层14和扩散层3的界面不是欧姆接触，所以300℃以上热处理是必要的。
接着，在图3和图4中表示观察接触孔13的扩散阻挡层17的结晶状态的结果。图3是在将膜厚为150nm的扩散阻挡层17用450℃进行热处理后的样品中，能看到连结不良的接触孔13的模式截面图。图4是膜厚为250nm的扩散阻挡层17用380℃进行热处理后的样品的接触孔13的模式截面图。
如图3所示，在产生连结不良的接触孔13的扩散阻挡层17中，观察到相对于上电极9的表面，在垂直方向成长的柱状晶结构。在这种扩散阻挡层17中，沿垂直方向的晶界多，平行于水平方向的晶界很少。因此，可认为该结构沿晶界容易引起白金和铝的扩散，生成引起连结不良的Al2Pt。
另一方面，如图4所示，在没有连结不良的接触孔13的扩散阻挡层17中，虽然上电极9的表面附近可察觉柱状晶结构，但在布线层15的表面附近，看到形成没有结晶取向的粒状晶结构的层状区域。在这种扩散阻挡层17中，因形成粒状晶结构的层状区域，平行于水平方向的晶界很多。因而，可认为这种平行于水平方向的晶界阻挡白金和铝的扩散，难以生成Al2Pt。
这样，由于在扩散阻挡层17内形成粒状晶结构，接触孔13的连结不良的产生被显著地抑制。并且，为得到这种粒状晶结构的层状区域，取扩散阻挡层17的厚度为200—300nm是令人满意的。又，达到所定的厚度为止，最好不是连续地进行溅射而是断续地进行溅射。又，在300—420℃的温度范围进行热处理时难以生成Al2Pt，特别是380℃以下的热处理温度极难生成Al2Pt。
接着，关于形成两个扩散阻挡层的场合，参照图5和图6进行说明。
首先，按前述实施例相同的方法，在硅基片1上形成晶体管和电容。进而，形成有接触孔12和13的第2绝缘膜11。
接着，利用在氩气中溅射的方法形成由钛钨合金组成的100nm厚的第1扩散阻挡层17a，覆盖接触孔12的内壁，在接触孔12的底部与扩散层3相连结，而且覆盖接触孔13的内壁，在接触孔13的底部与下电极7和上电极9相连结。然后，将该硅基片取出到大气中后，插入到别的溅射装置中，在第1扩散阻挡层17a上，用溅射法形成由与该层相同的合金组成的厚度150nm的第2扩散阻挡层17b。
接着，在第2扩散阻挡层17b上，按通常的溅射法，独立和有选择地形成铝布线层14和15。因为要使布线层14和扩散层3的界面成为欧姆接触，在含氢的惰性气体中以350℃温度对已形成布线层14、15的硅基片1进行热处理。然后，在硅基片1上全面地形成氮化硅保护膜16，以覆盖晶体管和电容。
在所述制作样品中，看不到产生接触孔13的导通不良。所述样品接触孔13的扩散阻挡层17a和17b的结晶状态的观察结果如图6所示。和上电极9连结的第1扩散阻挡层17a有柱状晶结构，和布线层15连结的第2扩散阻挡层17b有粒状晶结构。
这样，通过分两次工序形成扩散阻挡层，容易得到有粒状晶结构的扩散阻挡层。又，分三次以上工序形成扩散阻挡层，也容易得到有粒状晶结构的扩散阻挡层。
又，第1和第2扩散阻挡层17a和17b的总膜厚在200nm—300nm的范围是令人满意的。该总膜厚比200nm薄时，第2扩散阻挡层17b防止白金和铝扩散的效果变小，当超过300nm时，扩散阻挡层17a和17b中容易产生裂缝。
此外，因在第2扩散阻挡层17b中容易形成粒状晶结构，第2扩散阻挡层17b比第1扩散阻挡层17a厚是令人满意的。如果第2扩散阻挡层17b的膜厚在扩散阻挡层17a和17b的总膜厚的1/2—2/3范围，则更为合适。例如，总膜厚是200nm—1300nm时，第2扩散阻挡层17b的膜存100nm—200nm是令人满意的。
在这种形成两个扩散阻挡层的场合，热处理温度超过420℃时，因为容易生成Al2Pt，所以300℃—420℃的范围是合适的。特别在380℃以下的场合，很难生成Al2Pt。
本发明，不限于前述实施例，当然可以是种种变形的例子。例如，作为较佳实施例，示出了扩散阻挡层的材料中用钛钨合金的例子，但也能用氮化钛钨合金或氮化钛代替钛钨合金。还示出了用溅射法形成扩散阻挡层的例子，但也可以用电子束蒸发法。
在前述实施例中，布线层材料用铝，但也可以用铝为主体的合金。又，电容的电极材料用白金，但也能用以白金为主体的合金。还示出了用钛酸锶材料做电容电介质膜的例子，但也可以用钛酸钡、PZT、PLZT等有高介电常数的金属氧化物材料。
因此，存在于本发明真正的精神和范围的变形例子，全部包含在权利要求的范围之中。
权利要求
1.一种半导体器件，其特征在于，该器件的构成包括形成集成电路的基片，在所述的基片上形成第1绝缘膜，由在所述的第1绝缘膜上形成下电极、在该下电极上形成有高介电常数的电介质膜和在该电介质膜上形成的上电极组成的电容，覆盖所述电容且具有各自达到所述下电极和所述上电极的接触孔的第2绝缘膜，至少覆盖所述接触孔的内壁且在所述接触孔的底部与所述下电极和所述上电极连结的扩散阻挡层和在所述扩散阻挡层上形成的布线层，处于所述接触孔底部的所述扩散阻挡层中形成由粒状晶组成的层状区域。
2.如权利要求1所述的半导体器件，其特征在于所述扩散阻挡层有200nm到300nm范围的厚度。
3.如权利要求1所述的半导体器件，其特征在于所述扩散阻挡层由连接所述下电极和所述上电极的第1扩散阻挡层和在所述第1扩散阻挡层上形成的第2扩散阻挡层等两层组成，所述第2扩散阻挡层有粒状晶结构。
4.如权利要求3所述的半导体器件，其特征在于所述第1扩散阻挡层和所述第2扩散阻挡层的总厚度在200nm—300nm的范围。
5.如权利要求3所述的半导体器件，其特征在于所述第2扩散阻挡层的厚度比所述第1扩散阻挡层的厚度要厚。
6.一种半导体器件的制造方法，其特征在于，该制造方法包括在形成集成电路的基片上形成第1绝缘膜的工序，在所述第1绝缘膜上形成由下电极和有高介电常数的电介质膜和上电极组成的电容的工序，形成覆盖所述电容的第2绝缘膜的工序，在所述第2绝缘膜上形成各自到达所述下电极和所述上电极的接触孔的工序，形成至少覆盖所述接触孔的内壁且在所述接触孔的底部与所述下电极和所述上电极连结的扩散阻挡层的工序，在所述扩散阻挡层上形成布线层的工序和在300℃到420℃的温度范围进行热处理的工序。
7.如权利要求6所述的半导体器件制造方法，其特征在于所述热处理温度在300℃到380℃的范围。
8.如权利要求6所述的半导体器件制造方法，其特征在于在200nm—300nm的范围形成所述扩散阻挡层的厚度。
9.如权利要求6所述的半导体器件制造方法，其特征在于形成扩散阻挡层的所述工序由形成连结所述下电极和所述上电极的第1扩散阻挡层的工序和在所述第1扩散阻挡层上形成第2扩散阻挡层的工序组成。
10.如权利要求9所述的半导体器件制造方法，其特征在于所述第1扩散阻挡层和所述第2扩散阻挡层的总厚度在200nm到300nm范围形成。
11.如权利要求9所述的半导体器件制造方法，其特征在于形成所述第2扩散阻挡层的厚度比所述第1扩散阻挡层的厚度要厚。
全文摘要
本发明揭示一种半导体器件，该器件的构成包括形成集成电路的硅基片1，在基片1上形成的第1绝缘膜6，由在第1绝缘膜6上形成的下电极7、有高介电常数的电介质膜8和上电极9组成的电容，覆盖电容且具有各自达到下电极7和上电极9的接触孔13的第2绝缘膜11，在接触孔13的底部与下电极7和上电极9连结的扩散阻挡层17和在其上形成的布线层。在所述接触孔13底部的扩散阻挡层17中形成由粒状晶组成的层状区域。
文档编号H01L27/115GK1128406SQ9510754
公开日1996年8月7日 申请日期1995年6月28日 优先权日1994年6月28日
发明者田恭博, 井上敦雄, 有田浩二, 那须徹, 长野能久, 松田明浩 申请人:松下电子工业株式会社