专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，特别是涉及在Si衬底上具有由GaN系列化合物构成的高品质半导体结晶膜的半导体器件及其制造方法。
淀积这种高品质的GaN系列化合物膜所使用的生成方法可分为两组。
即，一组是包括MOCVD法(metal organic chemical vapor depo-sition金属有机物化学汽相淀积)或者等离子体加速MOCVD(Plas-ma assisted MOCVD)之类的MOCVD法的变形例的方法。这一组的所有的方法的特征是代表性的反应炉压为10～1030hPa和高品质GaN的生长温度为500～1100℃。控制GaN的生长的机理为包括汽相化学反应及衬底表面与半导体膜表面之间的化学反应。
第2组方法包括MBE(molecular beam epitaxy分子束外延)法之类的方法、和GSMBE(gas source MBE气源MBE)法，CBE(chem-ical beam epitaxy化学束外延)法或者MOMBE(metal organic MBE金属有机物MBE)法这样的关联方法。这一组方法与MOCVD法不同，炉压低到0.001hPa以下，且无气相反应。
图8的模式图示出了MOCVD法的代表性的生长方法。在图中，30是蓝宝石衬底，31是反应炉，32是基座，33是加热器，34是反应气体注入管，35是注入子管，36是排气泵，37是电机，38是排气管。
GaN外延层被用以下步骤生长为在蓝宝石衬底30上边有4μm厚的膜厚。在此期间，反应炉31把压力保持为1030hPa。首先，把直径2英寸的已清洗干净的蓝宝石衬底30配置于基座32的上边。其次，用排气泵36充分地把不锈钢反应炉31里边的空气排出去，并把H2气体导入反应炉31内，用这种办法就用H2气置换了反应炉31内的空气。其次，一边用反应炉31内的反应气体注入管34和位于反应炉31的上部的注入子管35向反应炉31内供H2气，一边用加热器33把基座32一直加热到1060℃。这一状态保持10分钟，以从蓝宝石衬底30的表面上除去氧化膜。之后基座32的温度被降至500℃，并维持不变，直到蓝宝石衬底30温度稳定下来为止。
接着，从注入子管35注入H2和N2的气体混合物、从反应气体注入管34供给氨(NH3)气体和H2气体的混合物。从注入子管35供给的H2和N2气体的各自的流量为10升/min，从反应气体注入管34供给的氨气和H2气的流量分别为4升/min和1升/min。维持这一状态不变，直到基座32的温度在500℃稳定下来。
其次，为了形成缓冲层，除经反应气体注入管34供给氨气和H2气之外，再以2.7×10-5mol/min的流量流入TMG(trimethylgal-lium三甲基镓)1分钟。接下来，为了停止缓冲层的生长，仅仅停供TMG气体。结果是形成0.02μm厚的缓冲层。
基座32的温度边流以其他气体边向1020℃上升。在基座32的温度上升到1020℃之后，除去经反应气体注入管34供给氨气和H2气之外，再以5.4×10-5mol/min的流量注入TMG气体60分钟，以生长膜厚为4.0μm的GaN外延层。
在这一生长期间，在上述条件下经注入子管35恒定地供给H2气和N2气，反应炉31的内部不会被反应气体污染。此外，基座32用电机37以5rpm的速度旋转，使单晶均匀地生长。在供气期间，所供气体从由排气泵36的管道分支出来的排气管38中向外排气。
经过这样地处理，在蓝宝石衬底30上边就会生长出0.02μm厚的GaN缓冲层和4μm厚的GaN外延层(参看USP5,290,393号公报)。
图9是示出了另一种MOCVD法的高速转盘MOCVD反应炉的简单的模式图(该图引自Inst.Phys.Conf.ser.No 141，(1994)，p.119)，图中，39是MOCVD反应炉、40是氮源分配总管、41是III族分配总管、42是调整针状阀、43是过滤网(Screen)、44是晶片承载器。
MOCVD反应炉39在各个侧面和图8的反应炉不一样。第1，所有的气体都从上面供给。III族源由III族分配总管41供给、氮气源与III族源分离开来，由氮源分配总管40供给。所有的气体气流的分布可用调整针状阀42使之最佳化。而氢的均匀气流由过滤网43供给。气体到达已安装到基板(没画出来)上的晶片承载器44上、进行反应并生成所希望的半导体膜。为了改善膜的均匀性，要使晶片承载器44高速旋转(500～1000rpm)。反应炉39的工作压力理想的是在76～200torr(约10～26hPa)的范围之内。此外，可以在高达1030℃的生长温度下在薄的GaN缓冲层上边生长高品质的GaN，且该GaN缓冲层在200torr(约26hPa)的炉压下，用氨气和TMG气体进行淀积。
图10是载于J.Crystal Growth(晶体生长杂志)150(1995)，p.912上的MBE反应室的模式图，它示出了用于生成GaN的代表性的MBE法。在图中，45是高真空反应室、46是衬底、47是气体注入器、48是MBE炉，49是电子衍射装置、50是衬底加热器。
用MBE法或者相关方法生长的GaN用下述工序生长。首先，把衬底46送入高真空MBE反应室45内，在不暴露于任何气体中的情况下在比如说约900℃的高温下进行退火。其次，采用介以气体注入器47使衬底46露出于氮源气体中的办法在比如说400℃的衬底温度下进行氮化。借助于导入Ga源束流的办法淀积GaN或者AlN中任何一种的低温缓冲层。作为这种Ga源束流可以使用来自MBE炉48的原子态Ga的束流或者用合适的气体注入器导入的TEG(triethylGallium三乙基镓)或者TMG之类的有机金属镓前驱体。最后，在比如说600～800℃的范围内的高温下淀积高品质的GaN层。这种方法的优点是可以用电子衍射装置(RHHED)49进行现场膜质分析。对氮来说最为满意的前驱体是NH3和预先裂化(Crack)了的N2及NH3，而对Ga来说作为最理想的前驱体经常使用TMG或TEG。携载气体理想的是N2与H2的混合物。此外，在与MBE法相关连的方法中，可以用ECR等离子体、N2的微波激活或者NH3的温度裂化法生成氮原子团或者原子。
其次，对于可以用于获得高品质GaN化合物层的最一般的衬底以及生长后的构造进行说明(参看USP5,290,393号公报)。GaN化合物生长所用的最为一般性的可使用的衬底是蓝宝石和SiC晶片。
图11是用于生长高品质GaN化合物层的一种可能的构造的模式断面图。图中，60是蓝宝石或SiC衬底，61是低温GaxAl1-xN缓冲层，62是GaxAl1-xN化合物半导体层。
首先，在蓝宝石或SiC衬底60上边，在经过适宜的清洗手续之后，在200℃～700℃的范围的温度下淀积化学组成为GaxAl1-xN(0≤x≤1)的低温缓冲层61，使其膜厚为10nm～200nm。所得到的层与其说是单晶不如说它是非晶物质。其次，使由该非晶物质组成的缓冲层61变换成平滑的单晶层并把它用作生长下一层由GaxAl1-xN(0≤x≤1)组成的化合物半导体层62的衬底，为此，要使衬底温度上升。该化合物半导体层62在700℃～1150℃的温度范围内进行淀积，并显示出高品质的光学及电学特性。
但是，上述使用了蓝宝石或SiC衬底的一般性高品质GaN的生长方法存在着下述问题。
即，衬底的价格，作为代表性的价格，在蓝宝石的情况下，在直径2英寸的大小时，每一晶片为65-240美元，而在SiC的情况下，在1cm×1cm的大小时，每块为200美元，价格很高。
另外，GaN与SiC之间的晶格不匹配约为3.5％，而GaN与蓝宝石之间的晶格不匹配还大，约为16％。
作为仅仅涉及蓝宝石的问题，因为蓝宝石是绝缘体，故不能在衬底的背面一侧形成电极。因此形成电极的工艺将变得价格更高。另外，由于蓝宝石的热膨胀系数与GaN的热膨胀系数相差很大，故生长工艺变得更为复杂。还存在着因蓝宝石是一种纤锌矿型晶体构造，因而不能进行制造激光器件所必需的衬底的劈开。
为克服这些问题已有了若干篇报告。例如图12示出了载于USP5,239,188中的在Si衬底上生长了GaN化合物半导体层的半导体器件的构造，在图中，衬底63由具有低电阻的低价格的n-Si(111)衬底构成，在该衬底63上边用上述的一般性方法淀积低温AlN缓冲层64、再在该低温AlN缓冲层64上边顺次高温淀积更高品质的n-GaN层65和p-GaN层66。还有，67是p型电极、68是n型电极。在该构造中，由于使用了Si衬底，解决了上述问题当中的衬底价格的问题和蓝宝石衬底所牵涉到的那些问题，但由于Si和GaN的晶格不匹配高达约20％，故与这种晶格不匹配牵连在一起又引起了新问题。就是说，在上述构造中，最为柔软的层是GaN层65、66和Si衬底63，因此，在GaN层65、66中依然可观察到许多位错，而且由于晶格不匹配所产生的Si衬底63内的应力将产生晶片的弯曲。这种晶片的弯曲对这种技术的使用界限是起决定性作用的。
此外，人们还尝试了解决上述问题的其他路径(参看Ueta et al.in MRS 339(1994)，P.495)，在这种尝试中使用了Si衬底并在淀积GaN层之前导入了GaAs层。这样一来，人们报告说有位错在具有较小的体积弹性系数的物质内形成的倾向。因此，在其体积弹性系数比GaN层小的GaAs层将形成许多位错，而GaN层的位错将减小。但是，在这种尝试之中所报告的是200～2000nm这一范围厚度的较厚的GaAs层，对GaAs层的最佳厚度和在高温下易于分解的GaAs层的保护方法等等的GaAs层的最佳生长条件没有报告。
本发明就是为了解决这些问题而创造出来的，目的是提供一种半导体器件，这种半导体器件采用在Si衬底与GaN系列化合物半导体层之间设置应力吸收性更为出色的应力吸收层的办法，或者采用在应力吸收层上边设置GaN系列化合物缓冲层的办法来提高GaN系列化合物半导体层的品质，而且还可以防止Si衬底的弯曲。
另外，本发明的目的还在于提供一种半导体器件的制造方法，这种方法通过使应力吸收层及GaN系列化合物缓冲层的生长条件最佳化，可以在Si衬底上边形成高品质的GaN化合物半导体层。
根据本发明的第一方面，一种半导体器件，具备有Si衬底，形成于该Si衬底上边的由GaAs构成的应力吸收层，形成于该应力吸收层上边的由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层和形成于该缓冲层上边的组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)化合物半导体层。
根据本发明的第二方面，一种半导体器件被作成为使得在上述第一方面的半导体器件中，上述应力吸收层的厚度为1nm～300nm。
根据本发明的第三方面，一种半导体器件具备有Si衬底、形成于该Si衬底上的部分区域上边的由其键合数比Si的键合数小的材料构成的低键合力层、在该低键合力层及在上述Si衬底上的已形成了该低键合力层的区域以外的区域上边形成的由GaAs组成的应力吸收层、和在该吸收层上边形成的其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层。
根据本发明的第四方面，一种半导体器件是在上述第三方面的半导体器件中，在上述应力吸收层上边形成由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层，在该缓冲层上形成上述化合物半导体层的器件。
根据本发明第五方面的半导体器件，是在上述第三方面的半导体器件中，上述低键合力层由SiOx，SiNx或SiON组成的器件。
根据本发明第六方面，一种半导体器件，具备有Si衬底，在该Si衬底上边形成的由As构成的应力吸收层、在该应力吸收层上边形成的由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层和在该缓冲层上边形成的其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层。
根据本发明第七方面的半导体器件是制作成使得在上述第一、三或六方面的任何一个的半导体器件中，上述Si衬底的一个主面是{100}面或者{111}面的器件。
根据本发明第八方面的半导体器件是这样作成的器件在上述第一、三或六方面的任何一个的半导体器件中，上述Si衬底，上述应力吸收层及上述缓冲层含有用于形成导电型的杂质、上述化合物半导体层含有用于形成导电型的杂质、并构成光-电转换或者电-光转换器件构造，且上述组成的x和y具有与上述器件构造相对应的值。
根据本发明第九方面的半导体器件的制造方法包括下述工序在Si衬底上边形成由具有无定形或者多晶构造的GaAs或As构成的应力吸收层的工序；在上述应力吸收层上边，在不使该应力吸收层分解的温度下，形成其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的缓冲层的工序；部分地把上述应力吸收层和上述缓冲层之内的至少缓冲层的一部分变换成单晶的工序；在上述已部分地变换成为单晶的缓冲层上边形成由单晶构成的其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层的工序。
根据本发明第十方面的半导体器件的制造方法是这样的方法，在上述第九方面的半导体器件的制造方法中，上述应力吸收层由GaAs构成，且使得该应力吸收层在200～600℃下形成。
根据本发明第十一方面的半导体器件的制造方法是这样的方法在上述第九方面的半导体器件的制造方法中，上述应力吸收层由As构成，且使得该应力吸收层在室温～550℃下形成。
下边说明附图。
图1的断面图示意性地示出了本发明的实施例1的半导体器件的构造。
图2的工序断面图示出了本发明的实施例1的半导体器件的制造方法。
图3的断面图示意性地示出了本发明的实施例2的半导体器件的构造。
图4的工序断面图示出了本发明的实施例2的半导体器件的制造方法。
图5的断面图示意性地示出了本发明的实施例3的半导体器件的构造。
图6的断面图示意性的示出了本发明的实施例4的半导体激光器件的构造。
图7的工序断面图示出了本发明的实施例4的半导体激光器件的制造方法。
图8的模式图示出了MOCVD法的代表性的生长方法。
图9的高速转盘MOCVD反应炉的简单模式图示出了另一种MOCVD法。
图10的MBE反应室的模式图示出了用来生长GaN的代表性的MBE法。
图11的模式断面图示出了应用了现有蓝宝石衬底的GaN化合物半导体器件的构造。
图12的模式断面图示出了应用了现有的Si衬底的GaN化合物半导体器件的构造。
发明的实施形态实施形态1构成1本发明的实施形态1中的半导体器件，如图1所示，具备有Si衬底1；形成于该Si衬底1上边的、由GaAs构成的应力吸收层2；形成于该吸收层2上边的、由组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层3；在该缓冲层3上边形成的、组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层。这样一来，缓冲层3就保护由GaAs构成的应力吸收层2，使之不受形成化合物半导体层4时的高温度的影响，以防应力吸收层2分解。结果是用由体积弹性系数最小的GaAs构成的应力吸收层2来吸收因Si衬底1和化合物半导体层4的晶格不匹配所引起的应力，因而可以在缓冲层3上边生长位错减少了的化合物半导体层4，而且可以防止Si衬底的弯曲。
构成2本发明的实施形态1中的半导体器件，如图1所示，在上述构成1的半导体器件中，上述应力吸收层2作成为使得上述应力吸收层2的厚度为1nm～300nm。这样一来，在缓冲层上边生长GaN系列化合物的情况下，该缓冲层的厚度在这样薄的范围中可以减少其缺陷，故得以减少化合物半导体层4的缺陷。
实施形态2构成1本发明的实施形态2中的半导体器件如图3所示，具备有Si衬底1；在该Si衬底1上的部分区域中的形成的、由其键合数比Si的键合数小的材料构成的低键合力层7；在该低键合力层7上以及上述Si衬底1上除已形成了该低键合力层7区域以外的区域上边形成的、由GaAs构成的应力吸收层2；在该应力吸收层2上边形成的、其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层4。这样一来，其键合数比Si衬底1的键合数小的低键合力层7与应力吸收层2之间的键合力将变成为比Si衬底1与应力吸收层2之间的键合力小，在该低键合力层7与应力吸收层2之间可以吸收更多的应力，因而应力吸收层2与Si衬底1之间的应力将会减少。因此，可以更好地防止Si衬底1的弯曲和破碎的发生。
构成2本发明的实施形态2中的半导体器件，如图3所示，在上述构成1的半导体器件中，先在上述应力吸收层2上边形成由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层3，再在该缓冲层3上边形成上述化合物半导体层4。这样一来，缓冲层3保护应力吸收层2不受形成化合物半导体层4时的高温度的影响，故可以防止应力吸收层2分解。
构成3本发明的实施形态2中的半导体器件，如图3所示，在上述的构成1的半导体器件中，上述低键合力层7由SiOx，SiNx或SiON构成。这样一来，采用使Si衬底1氧化或氮化的办法，就可以容易地形成低键合力层7。
实施形态3构成1本发明的实施形态3中的半导体器件，如图5所示，具备有Si衬底1；在该Si衬底1上边形成的，由As构成的应力吸收层2；在该应力吸收层2上边形成的，由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层3；在该缓冲层3上边形成的，其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层4。这样一来，缓冲层3保护由As构成的应力吸收层2使其不受形成化合物半导体层4时的高温度的影响，防止应力吸收层2分解。结果是用由体积弹性系数最小的As构成的应力吸收层2吸收因Si衬底1与化合物半导体层4之间的晶格不匹配而产生的应力、因而可以在缓冲层3上边生长位错被减少了的化合物半导体层4，而且可以防止Si衬底1弯曲。
实施形态4构成1本发明的实施形态4中的半导体器件，如图1，3，5所示，在上述的实施形态1～3的任一实施形态的半导体器件中，把上述Si衬底1作成为使其一个主面为{100}面或者{111}面。这样一来，在Si衬底1的主面为{100}面的情况下，就可以劈开衬底，在Si衬底1的主面为{111}面的情况下，则该Si衬底1的主面就变成为与氮化物缓冲层3相同的纤锌矿型晶体构造，因而可以改善氮化物缓冲层3的结晶性。
实施形态5构成1本发明的实施形态5中的半导体器件，如图6所示，在上述实施形态1～3的任何一个的半导体器件中，被作成为使上述Si衬底101，上述应力吸收层102和上述缓冲层103含有用于形成导电型的杂质，上述化合物半导体层105～107含有用于形成导电型的杂质，以构成光-电转换或电-光转换器件构造，而且上述组成的x和y具有与上述器件构造相对应的值。这样一来，就可以把本发明应用到半导体激光器件中去，就可以使用廉价的Si衬底101，就可以得到低价格的半导体激光器件。此外，劈开Si衬底101就是可能的，而且可以在其下表面上形成电极109，所以在半导体激光器件的制造工序中不需进行追加处理，借助于这些效果，就可以得到价格更低的半导体激光器件。
实施形态6构成1本发明的实施形态6中的半导体器件，如图1～5所示，包括下述工序在Si衬底1上边形成由具有无定形态或多晶构造的GaAs或As构成的应力吸收层2，122的工序；在上述应力吸收层2，122的上边，在不使该应力吸收层分解的温度下，形成由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层3的工序；把上述应力吸收层和上述缓冲层之中的至少缓冲层3的一部分，部分地变换成单晶的工序；在上述已部分地变换成单晶的缓冲层3上边形成由单晶构成的、其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层4的工序。这样一来，就可以在应力吸收层2，122上边形成缓冲层3，而不会使该应力吸收层2，122分解，还可以保护应力吸收层2，122使之不受形成化合物半导体层4时的高温影响，从而防止分解。另外，由于在低温下形成为无定形或多晶构造的缓冲层3可以变换成单晶，故在其上边形成的化合物半导体层4的结晶性将变为良好，而且在进行该变换之际，缓冲层3的应力被应力吸收层2，122吸收而消失，故形成于其上边的化合物半导体层4的位错减少了。
构成2本发明的实施形态6中的半导体器件，如图1所示，在上述构成1的半导体器件的制造方法中，是这样制造的上述应力吸收层2由GaAs构成且该应力吸收层2在200℃～600℃形成。这样一来，就可以使上述GaAs应力吸收层2的构造稳定下来作成为无定形或多晶构造。
构成3本发明的实施形态6中的半导体器件，如图5所示，在上述的构成1的半导体器件的制造方法中，上述应力吸收层122由As构成且该应力吸收层122在室温～550℃下形成。这样一来，就可以使上述As吸收层122的构造稳定下来形成无定形或多晶构造。
实施例实施例1对本发明的一实施例进行说明。
图1是示意性地示出了本实施例1的半导体器件的构造的断面图。在图中，1是Si衬底，在该衬底1上边配置由GaAs构成的应力吸收层2，在该应力吸收层2上边配置低温GaN缓冲层3，在该低温GaN缓冲层3上边配置上GaN化合物半导体层4。该GaN化合物半导体层4构成了所希望的器件构造(没有画出来)的一部分，在该GaN化合物半导体层4上边还配置其他的GaN化合物半导体层使之形成上述器件构造，再配置上与该器件构造相应的电极(没有画出来)。另外，上述Si衬底1理想的是使其主面为{100}面或{111}面。即在本半导体器件比如说为半导体激光器的情况下，由于需要劈开衬底，故把Si衬底1的主面取为{100}面。另一方面，在半导体器件是不需劈开衬底的器件的情况下，由于Si和GaAs不是纤锌矿型晶体构造，故把Si衬底1的主面取为{111}面，以使之变成与该应力吸收层2相同的纤锌矿型晶体构造，因而可以改善上述缓冲层3的结晶性。
图2(a)～图2(c)的工序断面图示意性地示出了本实施例1的半导体器件的制造方法。在图中，与图1相同的标号表示相同或相当的部分。
其次，沿着图2(a)～图2(c)说明本实施例1的半导体器件的制造方法。在本制造方法中也可以使用在现有技术中所说过的MOCVD法，MBE法和与它们相关的方法中的任何一种方法。
首先，与现有技术同样地准备其主面为{100}面的Si衬底1并置于基座上边。其次清洗Si衬底1的残留的杂质。作为这种清洗方法，比如说在MBE法中可以用原子氢进行清洗，而在与MOCVD相关的方法中则应用高温处理。
其次，在200℃～600℃的范围的衬底温度下淀积膜厚为1nm～300nm的具有无定形构造的GaAs应力吸收层2(图2(a))。其次，在该GaAs应力吸收层2上边，在不会使该GaAs应力吸收层2分解的200℃～700℃的范围的衬底温度下淀积具有无定形构造的GaN缓冲层3(图2(b))。在这种情况下，把GaAs应力吸收层2和GaN缓冲层3分别作成多晶构造也不要紧。接着，使衬底温度升高以把本身为无定形构造的GaAs应力吸收层2和GaN缓冲层3变换成单晶。这一用于进行单晶化的温度理想的是定为500℃～1150℃。在该变换工序中，使GaAs应力吸收层2的晶体构造形成为与Si衬底的晶体构造相对应，使位于其上侧的GaN缓冲层3的晶体构造形成为与该已单晶化了的GaAs应力吸收层2的晶体构造相对应。这样一来，在该工艺期间，因Si衬底1与GaN缓冲层3之间的晶格不匹配而产生的应力的绝大部分都被最柔软的层即GaAs应力吸收层2吸收。于是，最上层的GaN缓冲层3在衬底温度上升到900℃以上的时候，保护GaAs应力吸收层2，防止GaAs应力吸收层2分解。
其次，在MOCVD法及其相关方法的情况下，以900℃以上的温度、在MBE法及其相关方法的情况下，以600℃以上的温度，分别生长GaN化合物半导体层4(图2(c))。接着生长其他的GaN化合物半导体层(没有画出来)以便在以后形成规定的器件构造，并形成规定的电极完成半导体器件。其中，在生成这些器件构造的时候，其内部所积累的热应力在Si衬底1冷却的时候被GaN应力吸收层2吸收。
在现有的构造中，体积弹性系数最小的是GaN层，由于缺陷(位错)总是从体积弹性系数高的物质向体积弹性系数低的物质中运送，故缺陷向GaN层中运送是不可避免的，但是在本实施例中，由于在Si衬底1与GaN化合物半导体层4之间设置了其体积弹性系数比Si衬底1和GaN化合物半导体层4的体积弹性系数小的GaAs应力吸收层2，故因Si衬底1与GaN化合物半导体层4之间的晶格不匹配而产生的应力就可以用该GaAs应力吸收层2吸收，即使因为这一应力在GaAs应力吸收层2中产生了缺陷，这种缺陷也不会运往GaN化合物半导体层4中去，因而可以制得缺陷少的GaN化合物半导体层4。结果是可以把便宜的Si衬底1用于GaN系列器件中去，因而使得有可能把GaN系列器件的价格降得足够地低。
另外，在本实施例1中，由于先在Si衬底1上边低温形成无定形或多晶的GaAs应力吸收层2，接着在该GaAs应力吸收层2上边在200℃～700℃的范围的温度下形成GaN缓冲层3，故可以在GaAs应力吸收层2上边形成GaN缓冲层3而不会使该GaAs应力吸收层2分解，进而用该GaN缓冲层3保护GaAs应力吸收层2使之不受在形成化合物半导体层4时的高温影响，因而得以防止该GaAs应力吸收层2分解。
此外，在本实施例1中，由于在生长GaN化合物半导体层4之前没有把在低温下形成的无定形或多晶构造的GaAs应力吸收层2和GaN缓冲层3变换为单晶的工序，故在该GaN缓冲层3的上边形成的GaN化合物半导体层4的结晶性将变得良好，而且GaN缓冲层3在变换为单晶之际，其应力被应力吸收层2吸收而消失，所以，在其上边形成的化合物半导体层4的缺陷会进一步减少。
还有，在本实施例1中，由于从本身是能够使无定形或多晶变换为单晶的温度500℃到本身是GaN化合物半导体层4的生长温度1150℃这一温度范围内使GaN缓冲层3变换为单晶，故可以在最佳条件下进行GaN缓冲层3的向单晶的变换。
另外，在本实施例1中，GaAs应力吸收层2的厚度薄到1nm～300nm，故可以把GaN化合物半导体层4的缺陷减至最小。
还有，在本实施例1中，因为把上述Si衬底1的主面定为{100}面或者{111}面，故在Si衬底1的主面为{100}面的情况下，变得可以劈开衬底，而在Si衬底1的主面为{111}面的情况下，该Si衬底1的主面变成为与缓冲层3相同的纤锌矿型晶体构造，故可以改善缓冲层3的结晶性。
此外，在本实施例1中，由于在200℃～600℃下来形成GaAs应力吸收层2，故可以使该GaAs应力吸收层2的构造稳定下来形成无定形或多晶构造。
另外，在本实施例1中，由于用MOCVD法，MBE法和CBE法中的任何一种方法往Si衬底1上形成GaAs应力吸收层2，低温GaN缓冲层3和GaN化合物半导体层4，故可以最佳地制作半导体器件。
实施例2对本发明的另一实施例进行说明。
图3的断面图示意性地示出了本实施例2的半导体器件的构造。图中，与图1相同的标号表示相同或相当的部分。7是在Si衬底1上的规定区域上形成的、由SiOx，SiNx或SiON这样的电介质构成的低键合力层，在该低键合力层7上边和Si衬底1上的上述规定区域以外的区域上边形成并配置上GaAs应力吸收层2。
图4(a)～图4(d)的工序断面图示意性地示出了本实施例2的半导体器件的制造方法。在图中，与图2和图3相同的标号表示相同或相当的部分。本实施例2的半导体器件是这样制作的先在Si衬底1上边根据规定的图形用氧化或氮化Si衬底1的办法形成低键合力层7(图4(a))，接着在该低键合力层7上边和Si衬底1上边形成应力吸收层2(图4(b))，以后，施行与实施例1的情况下相同的工序(图4(c)，图4(d))。其中，低键合力层7的图形定为具有比如说尺寸为0.2μm～2000μm的矩形或圆形，膜厚定为10nm～100nm。而该低键合力层7的图形宽度要定为这样大小的宽度，使得Si衬底1的上表面能露出得足够宽，以根据该Si衬底1的晶体构造能形成GaAs应力吸收层2的晶体构造。另外，作为低键合力层7的材料，只要是其键合数比Si的键合数小的材料就行，可以使用SiOx，SiNx或SiON以外的材料。另一方面，当使用这种SiOx，SiNx，SiON时，具有通过使Si衬底1氧化或氮化，易于形成低键合力层7的优点。
如上所述，在本实施例2中，由于先在Si衬底1上的规定的区域上形成由SiOx，SiNx或者SiON这样的介质构成的低键合力层7，再在该低结合力层7上和上述Si衬底1上的上述规定区域以外的区域上形成GaAs应力吸收层2，所以在其键合数比Si衬底1的键合数少的低键合力层7与GaAs应力吸收层2之间的键合力将变得比Si衬底1与GaAs应力吸收层2之间的键合力小，在该低键合力层7与应力吸收层2之间可吸收更多的应力，从而减少了应力吸收层2与Si衬底1之间的应力。因此，可以更好地防止Si衬底1的弯曲和破碎的产生。
另外，在本实施例2中，由于在GaAs应力吸收层2上低温形成GaN缓冲层3，故可以在GaAs应力吸收层2上边形成GaN缓冲层3而不会使该GaAs应力吸收层2分解。还可以用该GaN缓冲层3保护GaAs应力吸收层2使得免受形成化合物半导体层4时的高温的影响，从而防止该GaAs应力吸收层2分解。
实施例3对本发明的再一个实施例进行说明。
图5的断面图示意性地示出了本实施例3的半导体器件的构造。在图中，与图1相同的标号表示相同或相当的部分，122是由As构成的应力吸收层，它被配置为取代图1的由GaAs构成的应力吸收层2。本实施例3的半导体器件，除去As应力吸收层122的形成温度之外，可用与实施例1的情况下一样的处理来制造。该As应力吸收层122的形成温度，为了把该As应力吸收层122的构造稳定下来并作成为无定形或多晶构造，理想的是定为室温～550℃。在这里，由于As具有比Si衬底1和GaN化合物半导体层4的体积弹性系数小的体积弹性系数，故可以和GaAs一样用作应力吸收层。另外，由于As和GaAs一样，在生长GaN化合物半导体层4所必需的温度下会分解，故必须有作为保护层的GaAs缓冲层3。此外，As应力吸收层122由于在过厚时将会软过了头或者变成为不稳定，故As应力吸收层122的厚度理想的是定为2，3个原子层～数nm的范围之内。
如上所述，在本实施例3中，由于规定为在Si衬底1上边顺次形成As应力吸收层122、GaN缓冲层3和GaN化合物半导体层4，故结果变成为用GaN缓冲层3来保护上述As应力吸收层122使之免受形成化合物半导体层4时的高温度的影响，防止该As应力吸收层122分解。其结果，因Si衬底1与化合物半导体层4之间的晶格的不匹配而产生的应力被体积弹性系数最小的As应力吸收层122吸收，因而得以在GaN缓冲层3上边生长缺陷已被减少了的化合物半导体层4，而且还可以防止Si衬底1弯曲。
实施例4对本发明的又一个实施例进行说明。
图6的断面图示意性地示出了本实施例4的半导体激光器件的构造。在图中，101是n-Si衬底，在该n-Si衬底101上边配置有由n-GaAs构成的应力吸收层102，在该n-GaAs应力吸收层102上边配置有低温n-GaN缓冲层103，在该低温n-GaN缓冲层103上边配置有n-GaN缓冲层104，在该n-GaN缓冲层104上边配置有n-AlGaInN覆盖层105，在该n-AlGaInN覆盖层105上边配置有未掺杂AlGaInN活性层106，在该未掺杂AlGaInN活性层106上边配置有p-AlGaInN覆盖层107，在该p-AlGaInN覆盖层107上的部分区域上配置n-电流阻挡层108，在该p-AlGaInN覆盖层107上和n-电流阻挡层108上的剩下的区域上配置有p型电极110，在上述n-Si衬底的下表面上配置有n型电极109。
图7(a)～图7(g)的工序断面图示意性地示出了本实施例4的半导体激光器件的制造方法。在图中，与图6相同的标号表示相同或相当的部分。在本实施例4中，由于器件是半导体激光器件，故必须劈开n-Si衬底101，为此，对于该衬底101使用了其主面为{100}面的n-Si衬底。接下来，直到淀积n-GaN缓冲层104的工序(图7(c))为止与实施例1的情况下完全相同，接着，顺次淀积从n-Al-GaInN覆盖层105到n-电流阻挡层108为止的各层(图7(d)～图7(g))，其次，用刻蚀法除掉n-电流阻挡层108的规定的区域，接着，在n-电流阻挡层108上和p-AlGaInN覆盖层107上的上述规定的区域上分别形成p型电极110，在n-Si衬底101的下表面上形成n型电极109(图6)。之后，劈开n-Si衬底101，完成半导体激光器件。
像以上那样，施行掺杂使Si衬底101，GaAs应力吸收层102和GaN缓冲层103分别具有规定的导电类型的导电性，并通过在GaN缓冲层103上边配置多个AlGaInN半导体层105～107，电流阻挡层108和电极109，110使得形成半导体激光器构造的办法，就可以把本发明应用到半导体激光器件中去。这样一来，就可以使用廉价的Si衬底，可以得到低价格的半导体激光器件。另外，Si衬底可以劈开且可以在其下表面上形成电极109，所以在半导体激光器件的制造工序中不需进行追加处理，借助于这些效果就可制得价格更低的半导体激光器件。
还有，在上述实施例中，作为构成器件构造的化合物半导体层，在化合物半导体层4中用的是GaN，在化合物半导体层105～107中，用的是AlGaInN，但该化合物半导体层不限于这些，可以使用组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的任意的化合物。
此外，在上述实施例中把GaN用作低温缓冲层3和103，但该低温缓冲层不限于使用这些，可以使用其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的任意的化合物。此外，该低温缓冲层的组成也可与化合物半导体层不同。
另外，在实施例4中，虽然说明的是把本发明用到半导体激光器件中去的情况，但也可以同样地把本发明应用到别的光-电转换或电-光转换半导体器件中去。
还有，在实施例4中，虽然把GaAs应力吸收层102设置于Si衬底101上边，但也可以把低键合力层设于Si衬底101上的一部分区域上，把该GaAs应力吸收层102设于该低键合力层上和Si衬底101上的剩下的区域上。另外，也可不用上述GaAs应力吸收层102而代之以设置As应力吸收层。
权利要求
1.一种半导体器件，其特征是具备有Si衬底(1)；形成于该Si衬底上的，由GaAs构成的应力吸收层；形成于该应力吸收层上边的，由组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层；形成于该缓冲层上边的，组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层。
2.权利要求1中所述的半导体器件，其特征是上述应力吸收层的厚度为1nm～300nm。
3.一种半导体器件，其特征是具备Si衬底；在该Si衬底上的一部分区域上形成的、由其键合数比Si的键合数小的材料构成的低键合力层；在该低键合力层上及上述Si衬底上的已形成了该低键合力层的区域以外的区域上边形成的、由GaAs构成的应力吸收层；在该应力吸收层上边形成的、其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层。
4.权利要求3所述的半导体器件，其特征是在上述应力吸收层上边，形成由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层，在该缓冲层上边形成上述化合物半导体层。
5.权利要求3所述的半导体器件，其特征是上述低键合力层由SiOx，SiNx，或SiON构成。
6.一种半导体器件，其特征是具备Si衬底；在该Si衬底上边形成的、由As构成的应力吸收层；在该应力吸收层上边形成的、由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层；在该缓冲层上边形成的、其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层。
7.权利要求1，3或6的任一权利要求中所述的半导体器件，其特征是上述Si衬底的一个主面是{100}面或者{111}面。
8.权利要求1，3或6中的任一项权利要求所述的半导体器件，其特征是上述Si衬底，上述应力吸收层和上述缓冲层含有用于形成导电型的杂质；上述化合物半导体层含有用于形成导电型的杂质并构成光-电转换或电-光转换器件构造，而且上述x和y具有与上述器件构造相应的值。
9.一种半导体器件制造方法，其特征是具有下述工序，在Si衬底上边形成由具有无定形或多晶构造的GaAs或As构成的应力吸收层的工序；在上述应力吸收层上在不会使该应力吸收层分解的温度下，形成由其组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物构成的缓冲层的工序；把上述应力吸收层和上述缓冲层之内的至少缓冲层的一部分，部分地变换成单晶的工序；在上述已部分地变换成单晶的缓冲层上边，形成由单晶构成的、组成为AlxGa1-x-yInyN(0≤x≤1，0≤y≤1)的化合物半导体层的工序。
10.权利要求9所述的半导体器件的制造方法，其特征是上述应力吸收层由GaAs构成，且该应力吸收层在200℃～600℃下形成。
11.权利要求9所述的半导体器件的制造方法，其特征是上述应力吸收层由As构成，且该应力吸收层在室温～550℃下形成。
全文摘要
目的是提供在Si衬底上边形成高品质的CaN系列化合物半导体层的半导体器件，构成是具备Si衬底1；在Si衬底1上边形成的、由GaAs或As构成的应力吸收层2；在该应力吸收层2上边形成的由其组成为Al
文档编号H01L21/00GK1154568SQ96122669
公开日1997年7月16日 申请日期1996年10月25日 优先权日1996年10月25日
发明者蒂哈德·马克斯, 川津善平, 早藤纪生 申请人:三菱电机株式会社