专利名称：动态随机存取存储器单元装置及其制造方法
技术领域：
本发明涉及一种DRAM(动态随机存储器)单元装置，意即带有动态随机存取的一种存储器单元装置，及其制造方法。
在开发各种DRAM单元装置时力求提高存储密度。当今在各DRAM单元装置中几乎仅仅采用所谓的单晶体管存储器单元。一个单晶体管存储器单元包括一个晶体管和一个电容器。信息以表示逻辑量0或1的电荷形式存储在电容器中。通过经一字线地控制晶体管可以经一位线读出此信息。晶体管大多是连接在位线和电容器之间的(参阅例如DE 19519 160)。电容器的一个与晶体管连接的第一电容器电极上的电荷上读出信息时决定着位线上的电压。将电容器的一个不与晶体管连接的第二电容器电极恒定地保持在工作电压之半上。通过位线上的电压和工作电压半值之差形成的电压信号相当于此信息。第二电容器电极上的电荷保持未被利用。
从US4 630 088中公开了一种DRAM单元装置，其中，一个电容器是连接在一个位线和一个晶体管之间的。在此与位线连接的电容器电极的电荷用来形成信息与之相当的电压信号。
在T.Inaba及其它著者的用于1V 4Gb DRAM的250mV位线交替电路中，1995年超大规模集成电路研讨会技术文献摘要第99和100页，建议一种DRAM单元装置，在此DRAM单元装置上一个晶体管是与一个第一位线连接的和一个电容器是与一个第二位线连接的。通过两个位线的电压差生成信息与之相当的电压信号，并且通过两个电容器电极上的电荷因此有效地生成一个电压信号。在电容器充电时将工作电压要么施加到第一位线上要么施加到第二位线上。将OV施加到各自的另外的位线上。第二位线布置在一个凹痕中和用作电容器电极。第一位线和第二位线互相平行地延伸。通过采用电容器的两种电荷代替电容器的、一种电荷和通过在电容器充电时的所述位线控制，对电压信号的同一强度来说比在带有只有一个位线的各DRAM单元装置上需要一个较小的工作电压。较小的工作电压意味着较少的损失功率和允许DRAM单元装置的较高存储密度。
从这些专利文献DE195 19 160和DE196 37 389中公开了自校准地，意即不采用应校准的各掩模生成DRAM单元装置的各字线。为此生成互相平行延伸的各第一沟槽，通过析出和反刻蚀材料使这些沟槽变窄。垂直于这些第一沟槽生成各第二沟槽，这些第二沟槽的宽度与各第一沟槽的原来宽度一致。因此这些变窄的第一沟槽比各第二沟槽窄。为了生成各字线析出和反刻蚀材料，由此自校准地产生平行于这些第二沟槽延伸的，环形包围各晶体管的各字线。
在Y.Nishioka及其它著者的，应用X射线光刻的千兆位规模的，带有新式简单Ru(钌)/Ba(钡)，Sr(锶)TiO3(氧化钛)/Ru(钌)堆叠电容器的DRAM单元，IEDM95,903页中，说明了一种DRAM单元装置，在此DRAM单元装置上一个晶体管是连接在一个电容器和一个位线之间的。此电容器是布置在此晶体管上方的。互相隔开的电容器电极是配备一种电容器电介层的，一个电容器板界靠在此电容器电介层上的。
基于本发明的问题在于说明一种以对千兆位代所要求的存储密度可制造的DRAM单元装置。此外应说明用于制造这样DRAM单元装置的一种方法。
通过按权利要求1的DRAM单元装置以及按权利要求4用于其制造的方法解决此问题。从其余各权利要求引出本发明的各其它发展。
在一种按本发明的DRAM单元装置上一个上位线是布置在电容器之上的和此电容器是布置在晶体管之上的。电容器一个与此晶体管连接的第一电容器电极的各侧壁配备了一种电容器电介层。此上位线界靠到电容器电介层上并且环形地包围第一电容器电极。上位线也用作为第二电容器电极。在第二电容器电极上的一种电荷在读出一种存储的信息时生成一个此信息与之相当的电压信号。
如果安排一个外加的下位线的话是有利的。然后晶体管是连接在第一电容器电极和下位线之间的。下位线在上位线之下和平行于上位线延伸。通过采用两个位线可以像远在上面所述那样采用一种较小的工作电压。可以放大电压信号来代替减小工作电压。也可以既减小工作电压也放大电压信号。
如果放弃下位线的话，可将晶体管的一个源/漏区连接到一个通常为工作电压之半的恒电位上。
安排了互相平行延伸的各第一沟槽和横对这些第一沟槽延伸的各第二沟槽，这些第二沟槽互相隔开互相相邻的各第一电容器电极；并且DRAM单元装置的各上位线是布置在这些第二沟槽中的。这些第一沟槽是布置在沿上位线互相相邻的各第一电容器电极之间的。这些第一沟槽也就是横对上位线延伸。这些第二沟槽是布置在横对上位线的各相邻第一电容器电极之间的。这些第二沟槽也就是主要平行于上位线延伸。
这些第一沟槽比各第二沟槽窄。用一种与当今技术水准相比较小的过程花费，在同时为高存储密度下可以制造此DRAM单元装置。通过析出和反刻蚀材料的方法在生成电容器电介层之后自校准地生成上位线。在此析出材料的厚度是这样的，使得此材料充填这些第一沟槽面不充填各第二沟槽。一直刻蚀到部分地暴露出每个第二沟槽的底面时为止。由此自校准地和平行于各第二沟槽地产生上位线。此上位线环形地包围第一电容器电极。此自校准的生成一方面意味着一种过程简化，因为不生成光刻结构化的各掩模。另一方面此自校准的生成允许提高存储密度，因为取消了随着采用各掩模而带来的对校准偏差的必要考虑。
为了生成各第一电容器电极可首先生成一个层。通过各第一沟槽和各第二沟槽彼此层形成结构。各第一沟槽和各第二沟槽隔断此层。从此结构化的层产生各互相隔开的第一电容器电极。
在方法过程中使这些沟槽变窄属于本发明的范围。在此情况下首先生成带有例如各第二沟槽宽度的各第一沟槽，并且随后使这些第一沟槽变窄。特别有利的是一种这样的为了达到高存储密度的方法，因为首先用一种相当于在所采用工艺技术中可制造的最小结构尺寸的宽度生成各第一沟槽和各第二沟槽。
通过析出和反刻蚀材料直到在各第一沟槽的各侧壁上形成侧壁时为止的方法，在生成各第二沟槽之前使各第一沟槽变窄，以此方法可实现各第一沟槽的变窄。优先从像层的材料那样的同一材料生成这些侧壁。
如果这些侧壁由导电材料制成的话，它们则作为各第一电容器电极的各部分起作用。在此情况下沿上位线互相相邻各第一电容器电极之间的各间距比横对上位线互相相邻各第一电容器电之间的各间距小。
如果这些侧壁由非导电材料制成的话，它们则不作为各第一电容器电极的各部分起作用。
为了实现高的存储密度，当相邻各第一沟槽中心线之间的各间距和相邻各第二沟槽中心线之间的各间距同样大小时，并且同样地相当于在所采用工艺技术中可制造的最小结构尺寸时，这是有利的。沿上位线互相相邻的各第一电容器电极各中心点之间的各间距则是等于横对上位线互相相邻各第一电容器电极中心点之间的各间距。
当上位线覆盖此第一电容器电极时，对于放大电容器电容是有利的。为此例如在生成电容器电介层之后析出一种第一材料直到充填各第一沟槽而不充填第二沟槽时为止。随后通过析出一种第二材料充填各第二沟槽。通过反刻蚀此第二材料暴露出第一材料的位于各第二沟槽之外的各部分以及第一材料的位于各第二沟槽各侧壁范围中的各部分。通过热氧化在第一材料的这些暴露部分上产生各辅助结构。随后通过对这些辅助结构有选择性地刻蚀第二材料的方法去除此第二材料。通过对这些辅助结构选择性地各向异性刻蚀第一材料，从第一材料中产生这些上位线，由于各辅助结构的保护作用这些上位线在刻蚀时覆盖这些第一电容器电极。这些辅助结构起掩模作用，没有光刻地，意即针对这些第一电容器电极自校准地生成这些掩模。
通过其它各种方法从第一材料的各部分中生成这些辅助结构属于本发明的范围。重要的是可以对这些辅助结构选择性地去除此第一材料。
当此晶体管是一种垂直晶体管时，对于提高存储密度是有利的。
以下用在各图中表示的一个实施例详述本发明。
图1表示在已生成各第一沟槽和侧壁之后的通过一个层的截面图，此层已置放到一个带有各接点的绝缘结构上。在此图中示意地表示了一个下位线和各晶体管的各位置。在以下各图中不再表示此下位线和各晶体管的各位置。
图2表示在已生成各第二沟槽和从此层中已生成各第一电容器电极之后的通过此层的截面图，此截面图垂直于出自图1的截面图。
图3a表示在出自图2各过程步骤之后的，和在已生成一个电容器电介层，一个薄层和一个第一辅助结构之后的，出自图1的截面图。
图3b表示在出自图3a的这些过程步骤之后的出自图2的截面图。
图4表示在已生成一个第二辅助结构之后，已去除第一辅助结构之后和已生成各上位线之后的，出自图3b的截面图。
图5表示在出自图4这些过程步骤之后的，通过此层的一个截面图，此截面图垂直于出自图3a的截面图和垂直于出自图3b的截面图。
这些图是不按比例的。
在实施例中生成与各下位线B1连接的各晶体管T。将横对这些下位线B1延伸的各字线(未表示)与各晶体管T的各栅电极连接。在这些晶体管T，这些下位线B1和这些字线上方生成一个绝缘的结构Ⅰ。在此绝缘结构Ⅰ中生成各自与各晶体管T中之一连接的各接点。为了生成一个层S析出厚度约为400nm的钌(参阅图1)。通过例如用CCl2F2,O2,Ar的刻蚀生成在层S中互相平行延伸的各第一沟槽G1(参阅图1)，这些第一沟槽隔断层S。这些第一沟槽G1约为200nm宽。各相邻第一沟槽G1各中心线的各间距约为200nm。为使这些第一沟槽G1变窄析出厚度约为50nm的钌，并且例如用CCl2F2,O2,Ar反刻蚀到在各第一沟槽G1的各侧壁上生成各侧壁SP时为止(参阅图1)。
通过例如用CCl2F2,O2,Ar的掩模刻蚀来刻蚀垂直于各第一沟槽G1延伸的，隔断此层S的各第二沟槽G2(参阅图2)。从此层S和从这些侧壁SP由此主要产生长方体形的各第一电容器电极Sk。这些第一电容器电极Sk是经这些接点K与这些晶体管T连接的。
为了生成一个电容器电介层Kd例如析出厚度约为10nm的BST(钛酸锶钡)(参阅图3a和3b)。此电容器电介层Kd覆盖各第一电容器电极Sk的各侧壁和一个上侧面。为了生成一个薄的层Sd析出厚度约为50nm的就地掺杂多晶硅。此薄层Sd充填这些第一沟槽G1(参阅图3a)而不充填这些第二沟槽G2(参见图3b)。各自通过各第一电容器电极Sk之一，电容器电介层Kd的一部分和薄层Sd的一部分形成各电容器Ko。
为了生成各条状第一辅助结构H1析出厚度约为100nm的氮化硅，通过化学机械的抛光平面化此氮化硅和随后刻蚀到部分地暴露出此薄层时为止。在这些第二沟槽G2之外和在这些第二沟槽G2各侧壁的范围内暴露出此薄层Sd。由这些第一辅助结构H1充填这些第二沟槽G2(参阅图3b)。
通过热氧化从薄层Sd各暴露部分中的各上部分生成由SiO2制的一个第二辅助结构H2(参阅图4)。随后例如用H3PO4对SiO2选择性地刻蚀氮化硅直到去除这些第一辅助结构H1为止。由此暴露出在这些第二沟槽G2之内的薄层各部分。通过对SiO2选择性地例如用He,HBr,Cl2,C2F6刻蚀多晶硅部分地去除此薄层Sd直到暴露出电容器电介层的位于这些第二沟槽G2之内的各部分为止。由此从此薄层Sd产生平行于这些第二沟槽G2延伸的各上位线B2，这些位线环形地包围和覆盖这些配备有电容器电介层Kd的第一电容器电极Sk(参阅图4和5)。这些上位线B2部分地用作为是各电容器Ko部分的各第二电容器电极。
可以设想同样属于本发明范围的实施例的多种变型。所说明的各层，各沟槽和各结构的尺寸尤其可以与各自的要求相适配。
既可在析出期间也可在析出之后掺杂多晶硅。
不采用薄层用的掺杂多晶硅，也可以采用例如像金属硅化物和/或各种金属那样的各种其它导电材料，为了能生成这些第二辅助结构，可以通过氧化或析出一种合适的层，化学地转换这些材料。
不采用这些第一电容器电极用的钌，也可以采用其它各种导电材料。用于此的实例是例如像氮化钛那样的各种金属氮化物，半导体材料，像钨那样的各种金属或各种金属硅化物。
可以放弃这些下位线。
权利要求
1．DRAM单元装置，其特征在于，一其中，一个第一电容器电极(Sk)是电容器(Ko)的部分；一其中，第一电容器电极(Sk)的各侧壁是配备一个电容器电介层(Kd)的；-其中，一个与电容器(Ko)连接的，也起第二电容器电极作用的上位线(B2)环形地包围配备了电容器电介层(Kd)的第一电容器电极(Sk)，-其中，一个晶体管(T)是布置在电容器(Ko)之下的并与第一电容器电极(Sk)连接的；-其中，，布置在沿上位线(B2)各相邻第一电容器电极(Sk)之间的各第一沟槽(G1)是比布置在横对此上位线(B2)各相邻第一电容器电极(Sk)之间的各第二沟槽(G2)窄。
2．按权利要求1的DRAM单元装置，其特征在于，-其中，各相邻第一沟槽(G1)的中心线之间的间距等于各相邻第二沟槽(G2)的中心线之间的间距。
3．按权利要求1或2的DRAM单元装置，其特征在于，-其中，上位线(B2)覆盖第一电容器电极(Sk)。
4．用于制造DRAM单元装置的方法，其特征在于，-其中，在一个晶体管(T)之上如此生成作为电容器(Ko)部分的一个第一电容器电极(Sk)，使得此电容器电极与此晶体管(T)连接，-其中，第一电容器电极(Sk)的各侧壁配备了一个电容器电介层(Kd)，-其中，如此生成一个与电容器(Ko)连接的上位线(B2)，使得此上位线环形地包围配备有电容器电介层(Kd)的第一电容器电极(Sk)，-其中，生成基本上为互相平行延伸的各第一沟槽(G1)，-其中，横对这些第一沟槽(G1)生成基本上为互相平行延伸的各第二沟槽(G2)，-其中，如此生成各第一沟槽(G1)和各第二沟槽(G2)，使得各第一沟槽(G1)比各第二沟槽窄，一其中，通过析出和各向异性地刻蚀材料自校准地生成平行于这些第二沟槽(G2)延伸的各上位线(B2)。
5．按权利要求4的方法，其特征在于，-其中，生成介于要生成的各第一电容器电极(Sk)之间的这些第一沟槽(G1)，这些第一沟槽是沿要生成的上位线(B2)互相相邻的，-其中，如此生成在一个层(S)中的这些第一沟槽(G1)，使得这些第一沟槽隔断此层(S)，-其中，析出和反刻蚀材料，由此产生使这些第一沟槽(G1)变窄的各隔壁(Sp)，-其中，生成介于要生成的各第一电容器电极(Sk)之间的这些第二沟槽(G2)，这些第二沟槽是横对要生成的上位线(B2)互相相邻的，-其中，如此生成在此层(S)中的这些第二沟槽(G2)，使得这些第二沟槽(G2)隔断此层(S)并比通过这些侧壁(Sp)而变窄的各第一沟槽(G1)宽，-其中，从层(S)中产生每个第一电容器电极(Sk)的至少一个部分，通过生成这些第一沟槽(G1)和这些第二沟槽(G2)使此层形成结构，-其中，生成电容器电介层(Kd)，-其中，，以这样的厚度析出材料，使得充填这些第一沟槽(G1)而不充填这些第二沟槽(G2)，通过此方法自校准地生成此上位线(B2)，并且通过各向异性地刻蚀材料暴露出电容器电介层(Kd)的位于这些第二沟槽(G2)中的各部分，由此此上位线(B2)平行于这些第二沟槽(G2)延伸。
6．按权利要求4或5的方法，其特征在于，-其中，在生成电容器电介层(Kd)之后析出一种第一材料，由此充填满这些第一沟槽(G1)而不充填满这些第二沟槽(G2)，-其中，析出一种第二材料，由此充填带有各第一辅助结构(H1)的这些第二沟槽(G2)，-其中，刻蚀此第二材料直到部分地暴露出各第二沟槽(G2)之外的和在各第二沟槽(G2)各侧壁的范围中的第一材料时为止，-其中，从第一材料已暴露出各部分中的各部分生成各第二辅助结构(H2)，-其中，去除这些第一辅助结构(H1)，-其中，对这些第二辅助结构(H3)选择性地刻蚀第一材料直到生成互相隔开的各上位线(B2)时为止。
全文摘要
一个存储器单元包括至少一晶体管(T)和一个与上位线(B2)连接的电容器(Ko)。此电容器(Ko)包括一布置在晶体管(T)上方的和与晶体管(T)连接的第一电容器电极(Sk)。各沟槽(G1，G2)可以自校准地生成此上位线，这些沟槽布置在这些第一电容器电极(Sk)之间。从一个由这些沟槽(G1，G2)结构化的层(S)中可生成每个第一电容器电极(Sk)的至少一个部分。通过各侧壁(Sp)可使各沟槽(G1)变窄。
文档编号H01L21/8242GK1227415SQ99101069
公开日1999年9月1日 申请日期1999年1月12日 优先权日1998年1月12日
发明者F·霍夫曼, L·里施, W·克劳施奈德, W·勒斯纳 申请人:西门子公司