半导体结构形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及具有穿透硅通孔结构的半导体结构形成方法。
【背景技术】
[0002]随着电子整机系统不断向轻、薄、小的方向发展，对集成电路的集成度要求也越来越高。目前，提高集成电路的集成度主要是采取减小特征尺寸，使得在给定区域能够集成更多的元件，属于二维集成。然而，当集成电路的结构日益复杂，所要求具备的功能日益强大时，二维集成技术应用的局限性逐渐凸显出来。因此，需寻求新的集成技术以提高集成电路的集成度。
[0003]基于穿透娃通孔(Through Silicon Via, TSV)技术的三维集成技术已成为当下提高集成电路的集成度最引人注目的一种新技术。三维集成技术利用TSV实现集成电路中堆叠芯片的互连。TSV能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且能够大大改善芯片速度和低功耗的性能。
[0004]要实现三维集成，首先，需制备TSV结构。通常较为常见的TSV结构的制备工艺包括:首先，在半导体衬底的正面形成孔，孔向半导体衬底的背面延伸，该孔通常具有较大的深宽比；然后，在孔内依次沉积介质层、阻挡层及金属铜；然后，以化学机械研磨(CMP)的方式将孔外的金属铜层去除，仅保留孔内的金属铜；接着，对半导体衬底进行退火工艺，以提高金属铜的导电性；最后，去除孔外的阻挡层，仅保留孔内的阻挡层。
[0005]这种常规制备TSV结构的工艺存在一个较大的技术弊端，主要是因为金属铜在退火工艺后会产生塑性形变，而TSV具有较大的深宽比，金属铜产生塑性形变在孔的横向难以伸展，只能沿孔的纵向向上伸展，从而导致在半导体衬底的正面形成若干个孤立的凸起，这些孤立的凸起会使后续工艺，例如键合变的很困难，导致键合不牢固，使器件的接触电阻增大，降低器件的性能和寿命。虽然可以采用CMP的方式平坦化这些孤立的凸起，然而，这样一方面在CMP工艺过程中，由于孤立的凸起肩部受到的很强的剪切力，会对孔的周围结构造成破坏，影响器件的质量；另一方面，势必会增加工艺成本。
[0006]鉴于此，需寻求新的方法来制备TSV结构，解决上述技术问题的同时，降低工艺成本。
【发明内容】
[0007]本发明的目的是提供一种半导体结构形成方法，该方法在制备TSV结构时能够避免在半导体衬底的正面形成孤立的凸起，提高器件的质量，且该方法简单、成本低。
[0008]为实现上述目的，本发明提出的半导体结构形成方法，包括如下步骤:提供半导体衬底，半导体衬底的正面形成有孔，孔向半导体衬底的背面延伸，在半导体衬底的正面及孔的内壁依次沉积介质层和阻挡层，然后，向孔内填充金属铜，并使半导体衬底的正面形成连续铜膜表面；以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜，使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距一设定距离dl ;对半导体衬底进行退火工艺，孔内的金属铜沿孔向上伸展；及对半导体衬底正面的阻挡层进行平坦化工艺，去除半导体衬底正面的阻挡层，孔内的金属铜表面与半导体衬底正面的介质层表面齐平。
[0009]在一个实施例中，dl的取值范围为:孔内金属铜退火时沿孔向上伸展的高度值(dl <孔内金属铜退火时沿孔向上伸展的高度值、半导体衬底正面的阻挡层的厚度值及半导体衬底正面的介质层的厚度值的三者之和。较佳的，dl等于孔内金属铜退火时沿孔向上伸展的高度值与半导体衬底正面的阻挡层的厚度值之和。
[0010]在一个实施例中，半导体衬底的正面形成的连续铜膜表面为平坦的连续铜膜表面。
[0011]在一个实施例中，以无应力电化学抛光的方式去除半导体衬底正面的连续铜膜以及孔内部分金属铜包括如下步骤:
[0012]测量半导体衬底正面的连续铜膜的厚度值，该厚度值与dl值之和即为无应力电化学抛光需要去除的金属铜的厚度值；
[0013]将半导体衬底置于可旋转、可竖直移动及可水平移动的卡盘上；
[0014]使一抛光电源的阳极与半导体衬底上的铜膜电导通并使该抛光电源的阴极与用于向半导体衬底的正面喷射电解液的喷嘴电连接；
[0015]在抛光电源的供电下，使电解液通过喷嘴喷射至半导体衬底的正面，以使电解液与半导体衬底的正面的金属铜发生电化学反应。
[0016]在一个实施例中，阻挡层不与电解液反应，无应力电化学抛光将半导体衬底正面的阻挡层上的连续铜膜去除后，再继续抛光一时间段，使孔内的金属铜表面与半导体衬底正面的阻挡层表面相距设定距离dl。
[0017]在一个实施例中，孔内金属铜退火时沿孔向上伸展的高度值仅包括金属铜退火后填满孔的增量值d3，不包括金属铜退火后金属铜表面的凸起高度。
[0018]在一个实施例中，退火工艺处理后，孔内的金属铜表面与半导体衬底正面的阻挡层表面相距距离d2。d2为半导体衬底正面的阻挡层的厚度值。
[0019]在一个实施例中，以CMP方式去除半导体衬底正面的阻挡层。
[0020]综上所述，本发明通过采用无应力电化学抛光控制孔内的金属铜表面与半导体衬底正面的阻挡层表面相距的距离dl，以使孔内金属铜退火后，孔内的金属铜表面与半导体衬底正面的介质层表面齐平，从而避免了退火工艺后，在半导体衬底的正面形成孤立金属铜凸起。此外，本发明工艺简单，形成半导体结构所需的成本较低。
【附图说明】
[0021]图1揭示了根据本发明的半导体结构形成方法的示例性实施例的流程图。
[0022]图2揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
[0023]图3揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
[0024]图4揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
[0025]图5为图4中A部位的局部放大图。
[0026]图6揭示了根据本发明的半导体结构形成方法的示例性实施例的剖面结构示意图。
【具体实施方式】
[0027]为详细说明本发明的技术内容、所达成目的及功效，下面将结合实施例并配合图式予以详细说明。
[0028]参阅图1，揭示了根据本发明半导体结构形成方法的示例性实施例的流程图。如图1所示，该半导体结构形成方法包括以下步骤:
[0029]步骤S101，提供半导体衬底202，半导体衬底202的正面形成有孔，孔向半导体衬底202的背面延伸，在半导体衬底202的正面及孔的内壁依次沉积介质层204和阻挡层206，然后，向孔内填充金属铜208，并使半导体衬底202的正面形成连续铜膜表面；
[0030]步骤S103，以无应力电化学抛光的方式去除半导体衬底202正面的连续铜膜以及孔内部分金属铜208，使孔内的金属铜208表面与半导体衬底202正面的阻挡层206表面相距一设定距离dl，dl的取值范围为:孔内金属铜208退火时沿孔向上伸展的高度值< dl<孔内金属铜208退火时沿孔向上伸展的高度值、半导体衬底202正面的阻挡层206的厚度值及半导体衬底202正面的介质层204的厚度值的三者之和，本文中，所述孔内金属铜208退火时沿孔向上伸展的高度值仅包括金属铜208退火后填满孔的增量值d3，不包括金属铜208退火后金属铜208表面的凸起高度；
[0031]步骤S105，对半导体衬底202进行退火工艺，孔内的金属铜208沿孔向上伸展d3 ；
[0032]步骤S107，对半导体衬底202正面的阻挡层206进行平坦化工艺，去除半导体衬底202正面的阻挡层206，孔内的金属铜208表面与半导体衬底202正面的介质层204表面齐平。
[0033]参阅图2、图3、图4及图6，揭示了根据本发明半导体结构形成方法的示例性实施例的剖面结构示意图。下面将结合图2、图3、图4及图6具体说明该半导体结构形成方法。
[0034]首先，如图2所示，执行步骤S101，提供半导体衬底202，半导体衬底202的正面形成有孔，孔向半导体衬底202的背面延伸，在半导体衬底202的正面及孔的内壁依次沉积介质层204和阻挡层206，然后，向孔内填充金属铜208，并使半导体衬底202的正面形成连续铜膜表面。半导体衬底202材料可以选用硅或玻璃等。孔的直径在I微米至50微米，优选的，在2微米至20微米。孔的深度与直径的比例，即深宽比在5至50。基于硅衬底的TSV结构，介质层204选用硅的氧化物或者含有二氧化硅的材料，比如热二氧化硅、TEOS, BD或者PSG、FSG等，介质层204的厚度在10nm到2000nm之间，根据不同的孔的深宽比，介质层204的厚度会有所不同。基于硅衬底的TSV结构，阻挡层206选用下