阵列基板及其制造方法
【专利说明】阵列基板及其制造方法
[0001]本申请要求享有于2013年11月29日在韩国提交的专利申请第10-2013-0147303号的权益，通过引用将该申请结合在此。
技术领域
[0002]本发明涉及一种阵列基板，尤其涉及一种能防止跳线(jumper)部的断裂(disconnect1n)的阵列基板及制造该阵列基板的方法。
【背景技术】
[0003]随着社会已进入信息时代，将各种各样的电信号可视化地呈现为图像的显示装置领域已得到快速发展。特别是，用作阴极射线管型显示装置的替代品，作为具有轻重量、纤薄和低功耗特性的平板显示装置的液晶显示(LCD)装置或有机发光二极管(OLED)显示装置得到发展。
[0004]因为被称为有源矩阵LCD (AM-LCD)装置的LCD装置包括用作开关元件的薄膜晶体管(TFT)，所以它们具有用于显示活动图像的高分辨率的优良特性并已被广泛应用。
[0005]另一方面，因为OLED显示装置具有高亮度、低功耗和高对比度的优良特性，所以OLED显示装置也被广泛应用。此外，OLED显示装置具有高响应速率、低生产成本等优点。
[0006]IXD装置和OLED显示装置均需要阵列基板，阵列基板包括用于控制每个像素区域的开关状态的用作开关元件的薄膜晶体管(TFT)。此外，OLED装置需要用于驱动每个像素区域中的有机电致发光二极管的用作驱动元件的另一个TFT。
[0007]近来，为满足轻重量、纤薄和低制造成本的要求，在基板的非显示区域上直接形成栅极驱动电路。这可称为面板内栅极(GIP)结构阵列基板。
[0008]GIP结构阵列基板包括用于显示图像的显示区域、位于显示区域的上部处的焊盘部、位于显示区域的侧部处的栅极电路部和位于该电路部一侧处的信号输入部。
[0009]栅极电路部连接至每条栅极线并包括驱动块(driving block)。在驱动块中，形成有彼此连接的多个驱动TFT。
[0010]图1是现有技术的GIP结构阵列基板的非显示区域的示意性平面图，图2是沿图1的I1-1I线的截面图。
[0011]如图1和图2中所示，在基板上，在显示区域(未示出)中形成有栅极线(未示出)，并在非显示区域NA中形成有第一辅助线7和连接至第一辅助线7的第一辅助图案8。其中设置有栅极线、第一辅助线7和第一辅助图案8的层被称为栅极层。在栅极层(即栅极线、第一辅助线7和第一辅助图案8)上形成有栅极绝缘层10。在栅极绝缘层10上，在显示区域中形成有源极(未示出)和漏极(未示出)，在非显示区域NA中形成有第二辅助线37和连接至第二辅助线37的第二辅助图案38。其中设置有源极、漏极、第二辅助线37和第二辅助图案38的层被称为源极-漏极层。钝化层50形成为覆盖源极、漏极、第二辅助线37和第二辅助图案38。
[0012]第一接触孔chi和第二接触孔ch2形成为穿过钝化层50，第一接触孔chi和第二接触孔ch2分别暴露第一辅助图案8和第二辅助图案38。
[0013]在钝化层50上形成连接图案63。连接图案63的一端通过第一接触孔chi接触第一辅助图案8，连接图案63的另一端通过第二接触孔ch2接触第二辅助图案38。结果，第一辅助图案8和第二辅助图案38彼此电连接。也就是说，在栅极层(即第一辅助图案8)与源极-漏极层(即第二辅助图案38)之间有用于提供电连接的跳线部。连接图案63与显示区域的每个像素区域中的像素电极形成在同一层。
[0014]为了降低生产成本并简化制造工艺，通过单个掩膜工艺形成半导体层(未示出)及源极和漏极。结果，在形成于源极-漏极层处的第二辅助图案38下方，形成有虚设半导体图案(dummy semiconductor pattern) 21，虚设半导体图案21包括第一虚设图案21a和第二虚设图案21b。虚设半导体图案21与半导体层形成在同一层并由相同材料形成。
[0015]因为通过单个掩膜工艺形成第一虚设图案21a和第二虚设图案21b以及第二辅助图案38，所以第一虚设图案21a的端部突出到第二辅助图案38之外。这可被称为有源拖尾(active tail)。
[0016]在掩膜工艺中，半导体层的由掺杂非晶硅形成的欧姆接触层的中央部分应当通过干法蚀刻工艺被蚀刻，然而栅极绝缘层10不希望地也被蚀刻。结果，栅极绝缘层10在第一虚设图案21a的外围处具有底切(undercut)结构。
[0017]此外，由于栅极绝缘层10的底切结构，导致形成为覆盖栅极绝缘层10和第二辅助图案38的钝化层50具有底切结构。因此，形成在钝化层50上用来连接第一辅助图案8和第二辅助图案38的连接图案63 (例如跳线部)有断裂的问题。
【发明内容】
[0018]因此，本发明涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的阵列基板及其制造方法。
[0019]本发明的一个目的是提供一种能够解决与GIP结构阵列基板中的连接图案有关的断裂问题的阵列基板。
[0020]本发明的另一个目的是提供一种制造阵列基板的方法。
[0021]本发明另外的特征和优点将在下面的描述中列出，这些特征和优点的一部分通过下面的描述将是显而易见的，或者可通过对本发明的实施领会到。本发明的目的和其他优点将通过说明书、所要求保护的技术方案以及附图中具体指出的结构来实现和获得。
[0022]为了实现这些和其他优点，并根据本发明的目的，如在此具体和概括地描述的，本发明提供一种阵列基板，包括:在显示区域中并且彼此交叉以界定像素区域的栅极线和数据线；位于非显示区域中的第一辅助图案和第二辅助图案；位于栅极线和数据线之间以及第一辅助图案和第二辅助图案之间的栅极绝缘层；位于数据线和第二辅助图案上的钝化层，并且钝化层包括分别暴露第一辅助图案和第二辅助图案的第一接触孔和第二接触孔；位于钝化层上的平坦化层，并且平坦化层包括分别对应于第一接触孔和第二接触孔的第一充填孔(pack hole)和第二充填孔；位于第一充填孔和第二充填孔之间并与第二辅助图案重叠的桥图案；位于平坦化层上且位于像素区域中的像素电极；和位于桥图案上并接触第一辅助图案和第二辅助图案的连接图案。
[0023]在本发明的另一个方面中，本发明的实施方式提供一种制造阵列基板的方法，包括:在显示区域中形成栅极线并在非显示区域中形成第一辅助图案；在栅极线和第一辅助图案上形成栅极绝缘层；在栅极绝缘层之上，在显示区域中形成数据线并在非显示区域中形成第二辅助图案，数据线与栅极线交叉以界定像素区域；在数据线和第二辅助图案上形成钝化层，所述钝化层包括分别暴露第一辅助图案和第二辅助图案的第一接触孔和第二接触孔；在钝化层上形成平坦化层和桥图案，其中所述平坦化层包括分别对应于第一接触孔和第二接触孔的第一充填孔和第二充填孔，且其中所述桥图案位于第一充填孔和第二充填孔之间并与第二辅助图案重叠；和在像素区域中并在平坦化层上形成像素电极，并在桥图案上形成连接图案，所述连接图案接触第一辅助图案和第二辅助图案。
[0024]应当理解，前面的概括性描述和下面的详细描述都是示例性的和解释性的，意在对要求保护的本发明提供进一步的说明。
【附图说明】
[0025]被包括用来提供对本发明的进一步理解且并入本申请文件且构成本申请文件的一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。
[0026]图1是现有技术的GIP结构阵列基板的非显示区域的示意性平面图。
[0027]图2是沿图1的I1-1I线的截面图。
[0028]图3是根据本发明第一个实施方式的阵列基板的显示区域的示意性截面图。
[0029]图4是根据本发明第一个实施方式的阵列基板的非显示区域的示意性平面图。
[0030]图5是沿图4的V-V线的截面图。
[0031]图6是根据本发明第二个实施方式的阵列基板的非显示区域的示意性平面图。
[0032]图7是沿图6的VI1-VII线的截面图。
[0033]图8是根据本发明第三个实施方式的阵列基板的非显示区域的示意性平面图。
[0034]图9是沿图8的IX-1X线的截面图。
[0035]图1OA至图1OK是显示根据本发明第一个实施方式的阵列基板的显示区域的制造工艺的截面图。
[0036]图1lA至图1lE是显示根据本发明第一个实施方式的阵列基板的非显示区域的制造工艺的平面图。
[0037]图12A至图12K是显示根据本发明第一个实施方式的阵列基板的非显示区域的制造工艺的截面图。
【具体实施方式】
[0038]现在将详细描述本发明的优选实施方式，这些实施方式的例子在附图中示出。
[0039]图3是根据本发明第一个实施方式的阵列基板的显示区域的示意性截面图，图4是根据本发明第一个实施方式的阵列基板的非显示区域的示意性平面图。图5是沿图4的V-V线的截面图。为了便于说明，在像素区域P中其中形成有薄膜晶体管(TFT)的区域被定义为元件区域TrA。
[0040]如图3至图5中所示，在基板101上并在元件区域TrA中形成栅极105。栅极105具有诸如铝(Al) ,Al合金(AlNd)J^ (Cu)、Cu合金、钼(Mo)或Mo钛合金(MoTi)这样的第一低电阻金属材料的单层结构。或者，栅极105可具有包括至少两种第一低电阻金属材料的多层结构。
[0041]尽管未示出，栅极线连接至栅极105。在显示区域AA外侧的非显示区域NA中，形成与栅极线连接的栅极焊盘电极。
[0042]此外，在非显示区域NA中，在与栅极线和栅极105同一层上并由与栅极线和栅极105相同的材料形成多条第一辅助线107和多个第一辅助图案108。