01)的面取向的面SI以及连接到面SI并且具有不同于每个面SI的面取向的面S2来构成组合面SR。而且在除多型4H之外的多型中，表面由此能够由在等效于立方结构的结构中的具有(001)的面取向的面(图18中的面SI)以及连接到上述面并且具有不同于上述每个面的面取向的面(图18中的面S2)来构成。多型例如可以是6H或15R。
[0095]如图19中所示，除了组合面SR之外，侧壁表面ST还可以包括面S3 (第三面)。更具体地，侧壁表面ST可包括由周期重复的面S3以及组合面SR构成的组合面SQ。例如，能够通过TEM或AFM观察周期结构。在这种情况下，侧壁表面ST相对于{000-1}面的偏离角从组合面SR的理想偏离角即62°偏离。优选地，该偏离是小的，优选处于±10°范围内。这种角度范围内包括的表面的实例包括具有{0-33-8}面的宏观面取向的表面。
[0096]更优选地，侧壁表面ST相对于(000-1)面的偏离角从组合面SR的理想偏离角即62°偏离。优选地，该偏离是小的，优选处于±10°范围内。这种角度范围内包括的表面的实例包括具有对应于(0-33-8)面的宏观面取向的表面。
[0097]本文公开的实施例在任意方面都是说明性而非限制性的。本发明的范围由权利要求项而不是上述实施例定义，并且旨在涵盖处于等效于权利要求项的范围和含义内的任意变型。
[0098]参考标记列表
[0099]10:外延衬底(碳化硅衬底)；11:n层(杂质层)；12: JBS区(嵌入区)；14:JTE区(侧壁杂质区)；15:保护环区；16:场停止区；19:单晶衬底；21:绝缘膜；31:肖特基电极;42:对电极；71:掩膜层;72，73:光刻胶层;101，102:二极管(碳化硅半导体器件)；BT:底表面；CL:元件部；FT:平坦表面；P1:顶表面(第一主表面)；P2:背表面(第二主表面)；S1:面(第一面)；S2:面(第二面)；SQ，SR:组合面；ST:侧壁表面；TM:终端部。
【主权项】
1.一种碳化硅半导体器件，所述碳化硅半导体器件具有设置有半导体元件的元件部以及围绕所述元件部的终端部，所述碳化硅半导体器件包括: 由具有六方单晶结构的碳化硅制成的碳化硅衬底，所述碳化硅衬底具有第一主表面以及与所述第一主表面相反的第二主表面，所述第一主表面具有位于所述元件部中的平坦表面以及位于所述终端部中的侧壁表面，所述侧壁表面围绕所述平坦表面并且相对于所述平坦表面倾斜以便接近所述第二主表面，所述碳化硅衬底包括具有第一导电类型的杂质层，所述杂质层具有位于所述第一主表面的所述平坦表面处的部分； 在所述第一主表面的所述平坦表面上接触所述杂质层的肖特基电极； 设置在所述第二主表面上的对电极；以及 覆盖所述第一主表面的所述侧壁表面的绝缘膜，所述侧壁表面相对于{000-1}面倾斜不小于50。且不大于80。。
2.根据权利要求1所述的碳化硅半导体器件，其中所述碳化硅衬底的所述第一主表面的所述侧壁表面包括具有{0-33-8}的面取向的第一面。
3.根据权利要求2所述的碳化硅半导体器件，其中所示碳化硅衬底的所述第一主表面的所述侧壁表面微观地包括所述第一面，并且所述侧壁表面还微观地包括具有{0-11-1}的面取向的第二面。
4.根据权利要求3所述的碳化硅半导体器件，其中所述碳化硅衬底的所述第一主表面的所述侧壁表面的所述第一面和所述第二面形成具有{0-11-2}的面取向的组合面。
5.一种碳化硅半导体器件，所述碳化硅半导体器件具有设置有半导体元件的元件部以及围绕所述元件部的终端部，所述碳化硅半导体器件包括: 由具有六方单晶结构的碳化硅制成的碳化硅衬底，所述碳化硅衬底具有第一主表面以及与所述第一主表面相反的第二主表面，所述第一主表面具有位于所述元件部中的平坦表面以及位于所述终端部中的侧壁表面，所述侧壁表面围绕所述平坦表面并且相对于所述平坦表面倾斜以便接近所述第二主表面，所述碳化硅衬底包括具有第一导电类型的杂质层，所述杂质层具有位于所述第一主表面的所述平坦表面处的部分； 在所述第一主表面的所述平坦表面上接触所述杂质层的肖特基电极； 设置在所述第二主表面上的对电极；以及 覆盖所述第一主表面的所述侧壁表面的绝缘膜，当宏观地观察时，所述侧壁表面具有{0-33-8}，{0-11-2}，{0-11-4}以及{0-11-1}的面取向中的一种。
6.根据权利要求1至5中的任一项所述的碳化硅半导体器件，其中嵌入区嵌入在所述碳化硅衬底的所述第一主表面的所述平坦表面处，所述嵌入区接触所述肖特基电极并且具有不同于所述第一导电类型的第二导电类型。
7.根据权利要求1至6中的任一项所述的碳化硅半导体器件，其中侧壁杂质区设置在所述碳化硅衬底的所述第一主表面的所述侧壁表面处，所述侧壁杂质区具有不同于所述第一导电类型的第二导电类型。
8.根据权利要求7所述的碳化硅半导体器件，其中所述侧壁杂质区包括在所述碳化硅衬底的所述第一主表面上的所述侧壁表面和所述平坦表面之间的边界。
9.根据权利要求7或8所述的碳化硅半导体器件，其中所述侧壁杂质区接触所述肖特基电极。
10.根据权利要求1至5中的任一项所述的碳化硅半导体器件，其中 嵌入区嵌入在所述碳化硅衬底的所述第一主表面的所述平坦表面处，所述嵌入区接触所述肖特基电极并且具有不同于所述第一导电类型的第二导电类型，并且 侧壁杂质区设置在所述碳化硅衬底的所述第一主表面的所述侧壁表面处，所述侧壁杂质区具有所述第二导电类型，所述侧壁杂质区具有比所述嵌入区的杂质浓度低的杂质浓度，所述侧壁杂质区连接到所述嵌入区。
11.根据权利要求1至10中的任一项所述的碳化硅半导体器件，其中所述碳化硅衬底的所述第一主表面具有围绕所述终端部中的所述侧壁表面的底表面，并且与所述侧壁表面相对于所述平坦表面的倾斜相比，所述底表面相对于所述平坦表面具有较小的倾斜。
12.根据权利要求11所述的碳化硅半导体器件，其中保护环区设置在所述碳化硅衬底的所述第一主表面的所述底表面处，所述保护环区具有不同于所述第一导电类型的第二导电类型，所述保护环区与所述侧壁表面分离，所述保护环区围绕所述侧壁表面。
13.—种制造碳化硅半导体器件的方法，所述碳化硅半导体器件具有设置有半导体元件的元件部以及围绕所述元件部的终端部，所述方法包括以下步骤: 制备由具有六方单晶结构的碳化硅制成的碳化硅衬底，所述碳化硅衬底具有第一主表面以及与所述第一主表面相反的第二主表面，所述第一主表面具有位于所述元件部中的平坦表面以及位于所述终端部中的侧壁表面，所述侧壁表面围绕所述平坦表面并且相对于所述平坦表面倾斜以便接近所述第二主表面，所述碳化硅衬底包括具有第一导电类型的杂质层，所述杂质层具有位于所述第一主表面的所述平坦表面处的部分，制备所述碳化硅衬底的步骤包括在所述第一主表面上通过热蚀刻形成所述侧壁表面的步骤； 形成覆盖所述第一主表面的所述侧壁表面的绝缘膜； 在所述第一主表面的所述平坦表面上形成接触所述杂质层的肖特基电极；以及 在所述第二主表面上形成对电极。
【专利摘要】碳化硅衬底(10)的第一主表面(P1)具有位于元件部(CL)中的平坦表面(FT)以及位于终端部(TM)中的侧壁表面(ST)。碳化硅衬底(10)具有杂质层(11)，其具有位于第一主表面(P1)和第二主表面(P2)的平坦表面(FT)的每一个处的部分。在平坦表面(FT)上，肖特基电极(31)接触杂质层(11)。在第二主表面(P2)上，对电极(42)接触杂质层(11)。绝缘膜(21)覆盖侧壁表面(ST)。侧壁表面(ST)相对于{000-1}面倾斜不小于50°且不大于80°。这抑制了碳化硅半导体器件(101)的泄漏电流。
【IPC分类】H01L29-47, H01L29-06, H01L29-872
【公开号】CN104685632
【申请号】CN201380051524
【发明人】日吉透, 和田圭司
【申请人】住友电气工业株式会社
【公开日】2015年6月3日
【申请日】2013年10月21日
【公告号】EP2927962A1, WO2014083968A1