极板和电容下极板之间具有两个第四绝缘层:第三绝缘层(氧化硅)厚度为0.4 μ m，第四绝缘层(氮化硅)的厚度275nm，2T1C电路中的电容面积约为160μπι*14μπι。而本发明经过工艺刻蚀后，电容器区B的电容上极板220和电容下极板215之间只有第三绝缘层的薄层160，当160的厚度控制为0.1 μ m时，单位面积电容量变为未经刻蚀的3倍，电容面积从160 μ m*14 μ m变为约40 μ m*14 μ m,开口率得到增加。并且由于薄层160厚度可依工艺要求随意调整，增加了工艺的灵活性。
[0025]以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
【主权项】
1.一种阵列基板的制备方法，其特征在于，包括如下步骤: 该阵列基板包括电容器区和薄膜晶体管区，电容器区形成电容下极板后，在电容下极板上依次形成覆盖电容器区和薄膜晶体管区的第三绝缘层和第四绝缘层；将第四绝缘层对应于电容下极板上方的部分刻蚀除去；以第四绝缘层作为阻挡层对第三绝缘层进行刻蚀，将第三绝缘层的对应于电容下极板的部分刻蚀为均匀的薄层。
2.根据权利要求1所述的制备方法，其特征在于，还包括如下步骤:在第四绝缘层上形成覆盖电容器区和薄膜晶体管区的平坦层，将平坦层对应于电容下极板上方的部分刻蚀除去；在电容器区形成位于第三绝缘层的薄层上的电容上极板。
3.根据权利要求1所述的制备方法，其特征在于，包括如下步骤: 1)在衬底上依次形成覆盖薄膜晶体管区和电容器区的缓冲层和第一绝缘层； 2)在第一绝缘层上形成位于薄膜晶体管区的源、漏电极区，源、漏电极区包括源电极区、沟道区和漏电极区； 3)在源、漏电极区上形成覆盖薄膜晶体管区和电容器区的第二绝缘层； 4)在第二绝缘层上形成位于薄膜晶体管区的栅电极和位于电容器区的电容下极板，栅电极对应形成于源、漏电极区的沟道区上方； 5)在栅电极和电容下极板的层上形成对应覆盖薄膜晶体管区和电容器区的第三绝缘层，将第三绝缘层和第二绝缘层蚀刻出显露出源、漏电极区的源电极区和漏电极区的通孔； 6)在第三绝缘层上形成薄膜晶体管区的源电极和漏电极，其中源电极通过通孔耦合至源、漏电极区的源电极区，漏电极通过通孔耦合至源、漏电极区的漏电极区； 7)在源电极和漏电极上形成一覆盖薄膜晶体管区和电容器区的第四绝缘层，对第四绝缘层进行刻蚀，在薄膜晶体管区形成显露出源电极的通孔，在电容器区将第四绝缘层的对应于电容下极板上方的部分刻蚀除去； 8)以第四绝缘层为阻挡层对电容器区的第三绝缘层进行刻蚀，将第三绝缘层的对应于电容下极板上方的部分刻蚀为均匀的薄层。
4.根据权利要求3所述的制备方法，其特征在于，步骤2)为在第一绝缘层上形成多晶硅层，将电容器区的多晶硅层刻蚀除去，留下的薄膜晶体管区的多晶硅层即为源、漏电极区，源、漏电极区包括源电极区、沟道区和漏电极区；步骤4)为在第二绝缘层上形成一金属层，刻蚀后，形成薄膜晶体管区的栅电极和电容器区的电容下极板，栅电极对应形成于源、漏电极区的沟道区上方；步骤6)为在第三绝缘层上形成一金属层，刻蚀后形成薄膜晶体管区的源电极和漏电极，其中源电极通过通孔耦合至源、漏电极区的源电极区，漏电极通过通孔耦合至源、漏电极区的漏电极区。
5.根据权利要求3所述的制备方法，其特征在于，还包括如下步骤: 9)在第四绝缘层上形成一覆盖薄膜晶体管区和电容器区的平坦层，对平坦层进行刻蚀，在薄膜晶体管区形成显露出源电极的通孔，在电容器区将平坦层的对应于电容下极板上方的部分刻蚀除去； 10)在平坦层上形成覆盖薄膜晶体管区的导电层，其通过形成于第四绝缘层和平坦层的通孔与源电极耦合，在电容器区形成位于第三绝缘层的薄层上的电容上极板。
6.根据权利要求5所述的制备方法，其特征在于，步骤10)为在平坦层上形成一导电材料层，导电材料层覆盖薄膜晶体管区和电容器区，且导电材料层通过形成于第四绝缘层和平坦层的通孔与源电极耦合，对导电材料层进行刻蚀，在薄膜晶体管区形成覆盖薄膜晶体管区的导电层，在电容器区形成位于层间绝缘层的薄层上的电容上极板。
7.权利要求2所述的制备方法制备得到的阵列基板，其特征在于，所述阵列基板包括薄膜晶体管区和电容器区，所述电容器区包括: 电容下极板； 第三绝缘层，形成于所述电容下极板上，对应覆盖所述电容器区，所述第三绝缘层的对应于所述电容下极板的部分被刻蚀为均匀的薄层； 第四绝缘层，形成于所述第三绝缘层上，所述第四绝缘层的对应于所述电容下极板的部分被刻蚀除去； 平坦化层，形成于所述第四绝缘层上，所述平坦化层的对应于所述电容下极板的部分被刻蚀除去； 电容上极板，形成于所述第三绝缘层的薄层上。
8.根据权利要求7所述的阵列基板，其特征在于， 所述薄膜晶体管区包括: 衬底， 缓冲层，形成于所述衬底上，对应覆盖所述薄膜晶体管区； 第一绝缘层，形成于所述缓冲层上，对应覆盖所述薄膜晶体管区； 源、漏电极区，形成于所述第一绝缘层上，所述源、漏电极区包括源电极区、沟道区和漏电极区； 第二绝缘层，形成于所述源、漏电极区上，对应覆盖所述薄膜晶体管区； 栅电极，形成于所述第二绝缘层上，对应于所述源、漏电极区的沟道区上方； 第三绝缘层，形成于所述栅电极上，对应覆盖所述薄膜晶体管区； 源电极和漏电极，形成于所述第三绝缘层上，其中，源电极和漏电极分别通过形成于所述第三绝缘层和所述第二绝缘层的通孔与所述源、漏电极区耦合，所述源电极与所述源电极区耦合，所述漏电极与所述漏电极区耦合； 第四绝缘层，形成于所述源电极和漏电极上，对应覆盖所述薄膜晶体管区，于所述源电极上方形成有通孔； 平坦化层，形成于所述第四绝缘层上，对应覆盖所述薄膜晶体管区，于所述源电极上方形成有通孔； 导电层，形成于所述平坦化层上，对应覆盖所述薄膜晶体管区，所述导电层通过形成于所述第四绝缘层和所述平坦化层的通孔与所述源电极耦合； 所述电容器区还包括: 衬底， 缓冲层，形成于所述衬底上，对应覆盖所述电容器区； 第一绝缘层，形成于所述缓冲层上，对应覆盖所述电容器区； 第二绝缘层，形成于所述第一绝缘层上，对应覆盖所述电容器区； 其中，电容下极板形成于所述第二绝缘层上。
9.根据权利要求8所述的阵列基板，其特征在于，所述电容下极板和所述薄膜晶体管区的栅电极由同一导电材料层刻蚀形成；所述电容上极板与所述薄膜晶体管区的导电层由同一导电材料层刻蚀形成。
10.根据权利要求8所述的阵列基板，其特征在于，所述衬底为玻璃；所述缓冲层为氮化硅层或氮化硅层与氧化硅层构成的多层复合层；所述第一绝缘层为氧化硅层；所述第二绝缘层为氮化硅层、氧化硅层或氧化铝层中的一种或其两种以上组合形成的多层复合层；所述第三绝缘层为氮化硅层、氧化硅层或氧化铝层中的一种或其两种以上组合形成的多层复合层；所述第四绝缘层为氮化硅层或氧化铝层；所述电容下极板和栅电极为金属层或非金属导电材料层；所述导电层和电容上极板为透明导电材料层。
【专利摘要】本发明公开一种阵列基板的制备方法及阵列基板。该制备方法包括：该阵列基板包括电容器区和薄膜晶体管区，电容器区形成电容下极板后，在电容下极板上依次形成覆盖电容器区和薄膜晶体管区的第三绝缘层和第四绝缘层；将第四绝缘层对应于电容下极板上方的部分刻蚀除去；以第四绝缘层作为阻挡层对第三绝缘层进行刻蚀，将第三绝缘层的对应于电容下极板的部分刻蚀为均匀的薄层。该阵列基板的电容器区的电容下极板和电容上极板间仅存在第三绝缘层经刻蚀形成的薄层。以第四绝缘层作为阻挡层对第三绝缘层进行刻蚀，简化工艺，不需要增加额外的光刻工艺。电容器区的第三绝缘层薄层厚度可依工艺要求最大程度减小，减小像素电容占据面积，提高像素开口率。
【IPC分类】H01L21-77, H01L27-12
【公开号】CN104733382
【申请号】CN201310720143
【发明人】柳冬冬, 高胜, 单奇, 敖伟
【申请人】昆山工研院新型平板显示技术中心有限公司, 昆山国显光电有限公司
【公开日】2015年6月24日
【申请日】2013年12月24日