具多纳米线沟道结构的半导体装置及可变连接纳米线方法
【技术领域】
[0001]本揭露通常涉及半导体装置的制造，尤其涉及具有多纳米线沟道结构的各种半导体装置以及用于电流密度调制目的的可变连接所述纳米线的方法。
【背景技术】
[0002]制造例如CPU(中央处理单元)、存储装置、ASIC(专用集成电路applicat1nspecific integrated circuit)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件，其中，金属氧化物场效应晶体管(M0SFET或FET)代表一种重要类型的电路元件，其基本确定集成电路的性能。场效应晶体管是这样一种装置，其通常包括源区、漏区、位于该源区与该漏区之间的沟道区，以及位于该沟道区上方的栅极电极。通过控制施加于该栅极电极的电压来控制流过该场效应晶体管的电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流相对较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动。
[0003]为提升场效应晶体管的操作速度并增加集成电路装置上的场效应晶体管的密度，多年来，装置设计人员已大幅降低了场效应晶体管的物理尺寸。更具体地说，场效应晶体管的沟道长度已被显着缩小，从而增进了场效应晶体管的开关速度。不过，缩小场效应晶体管的沟道长度也降低了源区与漏区之间的距离。在一些情况下，这样缩小源区与漏区之间的隔离使得有效抑制源区与沟道的电位不受漏区的电位的不利影响变得困难。这有时被称作短沟道效应，其中，作为主动开关的场效应晶体管的特性劣化。
[0004]与具有平面结构的上述装置相比，3D装置例如示例FinFET装置为三维结构。更具体地说，在FinFET中，形成大体垂直设置的鳍形主动区且栅极电极包围该鳍形主动区的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，在鳍片的顶部设置绝缘覆盖层，例如氮化硅，因此该FinFET装置仅具有双栅极结构。与平面场效应晶体管不同，在FinFET装置中，沟道垂直于半导体衬底的表面形成，以缩小半导体装置的物理尺寸。另外，在FinFET中，装置的漏区的结电容大大降低，这往往至少降低一些短沟道效应。当在FinFET装置的栅极电极上施加适当的电压时，鳍片的表面(以及靠近该表面的内部区域)，也就是鳍片中基本垂直取向的侧壁以及顶部上表面具有反转载流子，导致电流导通。在FinFET装置中，“沟道-宽度”大约是两倍的垂直的鳍片高度加上鳍片的顶部表面的宽度(也就是鳍片宽度)。在与平面晶体管装置的占用面积(footprint)相同的占用面积中可形成多个鳍片。因此，对于给定的制图空间(或占用面积)，与平面晶体管装置相比，FinFET装置往往能够产生明显较强的驱动电流。另外，由于FinFET装置上“鳍形”沟道的优越的栅极静电控制，在装置“关闭”以后，FinFET装置的漏电流与平面场效应晶体管的漏电流相比显着降低。总之，与平面场效应晶体管的结构相比，FinFET装置的三维结构是优越的MOSFET结构，尤其是在20纳米及20纳米以下的CMOS技术节点中。
[0005]另一种已知的晶体管装置通常被称为纳米线装置。在纳米线装置中，至少该装置的沟道区包括一个或多个直径极小、类似线的半导体结构。与上述其它类型的晶体管装置一样，通过控制施加于栅极电极的电压来控制流过纳米线装置的电流。当在栅极电极上施加适当的电压时，纳米线装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动，也就是电流流过纳米线结构。本领域的技术人员将意识到，可采用各种已知的技术来制造此类纳米线装置。因此，形成基本纳米线装置结构的制程细节将不在这里作详细说明。
[0006]可通过数种技术来与纳米线装置的源/漏区中的纳米线结构形成电性接触。图1A至IB显示一个示例纳米线装置10，将参照该装置来说明用以接触纳米线装置10的源/漏区中的纳米线的一种现有技术。一般来说，纳米线装置10形成于绝缘材料层12上方。在该示例中，纳米线装置10包括第一及第二纳米线14A、14B,示意栅极结构16 (包括栅极绝缘层和栅极电极)，栅极覆盖层20以及侧间隙壁22。当操作时，在被栅极结构16围绕的纳米线结构14A、14B的部分中将形成沟道区18。图1A至IB还显示形成于绝缘材料层24中的示例源极/漏极连接结构30。在图1A至IB所示的实施例中，源极/漏极连接结构30包括外延半导体材料32以及金属硅化物区34。最后，将形成导电接触(未图示)以与源极/漏极连接结构30形成接触。
[0007]图2A至2B显示另一个示例纳米线装置11，将参照该装置来说明用以接触纳米线装置11的源/漏区中的纳米线的另一种现有技术。一般来说，纳米线装置11具有与纳米线装置10的上述结构相同的基本结构。因此，将仅指出纳米线装置11相对纳米线装置10的特定差异。在纳米线装置11中，在形成栅极结构16、覆盖层20以及间隙壁22以后，围绕纳米线14A、14B的暴露部分(也就是位于间隙壁22的外部的部分)形成外延半导体材料40。接着，形成绝缘材料层24并对其图案化以定义暴露纳米线14A、14B的部分的开口。在纳米线装置11中，源极/漏极连接结构30包括例如钨的传统接触金属42，其沉积于绝缘材料层24的该开口中。
[0008]一般来说，若操作于高峰需求情况或状态中的特定电路需要，许多(如果不是全部的话)晶体管装置被设计为能够提供最大性能，例如最大驱动电流。不过，实际应用中，集成电路产品不会持续作用于此类高峰需求状态中。实际应用中，集成电路产品具有操作周期，其在完全性能、高峰需求要求以及较低性能要求之间波动。不幸的是，由于晶体管是设计为针对高峰需求状态操作，因此即使当集成电路操作于低于高峰需求情况时，这些晶体管仍产生同样的驱动电流量。总之，在集成电路产品操作期间，有些时候“较低”性能晶体管装置(也就是产生较低驱动电流)会与较高性能晶体管一样很好地作用。不幸的是，由于针对高峰需求情况设计晶体管，因此没有有效的方法基于集成电路产品的当时操作需求来调节或“调整”晶体管所产生的驱动电流。因此，在集成电路能够与产生较低驱动电流的晶体管作用期间操作此类高性能晶体管装置意味着不希望的功耗。在例如手机、便携式笔记本电脑等许多移动装置中，节约功率特别重要，以延长电池寿命。
[0009]本揭露涉及具有多纳米线沟道结构的各种半导体装置以及用于电流密度调制目的的可变连接该些纳米线的方法，从而可解决或减少上述问题中的一个或多个。
【发明内容】
[0010]下面提供本发明的简要总结，以提供本发明的一些态样的基本理解。本
【发明内容】
并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。
[0011]一般来说，本揭露涉及具有多纳米线沟道结构的各种半导体装置以及用于电流密度调制目的的可变连接该些纳米线的方法。这里所揭露的一种示例纳米线装置包括:除其它以外，第一纳米线；位于该第一纳米线