针对PCM材料130所选择的材料，应当设计电阻加热器170以使PCM材料130的温度提高至约200至300°C，从而获得想要的从导电材料至电性不导电材料的相变。依据特定的应用，应当设计电阻加热器170以使这些或这个电阻加热器能够在约I微秒至10秒范围的时长内在PCM材料130中实现这个想要的温度变化(假定该PCM材料不冷于25°C )。
[0037]图5B显示具有五个示例区域的芯片180的简易平面视图。如图所示，装置100和/或101出现于区域2和4中，但不出现于区域1、3以及5中。通过使用这里所揭露的方法，不预期各独立纳米线装置100、101会被分开加热。相反，预期包括此类装置100、101的芯片180的区域将被加热而芯片180的其它区域不会被直接加热。当然，如果芯片180的其它区域邻近意图加热的区域，则它们可能经历某种程度的加热。因此，在图5B所示的例子中，将设计集成电路以对区域2和4选择性加热(如箭头170所示)，而不加热区域1、3和5。当然，区域2和4无需同时加热，但这可能在某些情况下发生。
[0038]在完整阅读本申请以后，本领域的技术人员将了解这里所揭露的各种新颖装置以及方法。通过仅在纳米线114A而不是纳米线114B上选择性形成PCM材料130，通过加热装置可阻止或者至少显着抑制与下纳米线114A的电性接触，从而使PCM材料130的电导率实现想要的相变。因此，这里所揭露的方法提供一种调制装置100、101所产生的驱动电流的方式。这样，当PCM材料130处于其导电相时，包括装置100、101的电路将具有增加的电流密度，因此具有更快的性能。相反，当PCM材料130处于其基本不导电的加热状态时，集成电路将处于准“低功耗”模式中，其中，它消耗大约一半的功率(对于两纳米线装置)。可采用感测电路(未图示)或软件来感测集成电路的性能的想要的或需要的状态，例如感测可接受低性能晶体管的操作。此时，控制器(未图示)可激活电阻加热器170，以对PCM材料130实行想要的加热。该感测电路及控制器可形成于芯片180上，或者它们可驻留于另一芯片上，通过该另一芯片，它们与加热器170所在的芯片180有效耦接。
[0039]由于本领域的技术人员借助这里的教导可以很容易地以不同但等同的方式修改并实施本发明，因此上述特定的实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明并意图不限于这里所示架构或设计的细节，而是如权利要求所述。因此，显然，可对上面揭露的特定实施例进行修改或变更，所有此类变更落入本发明的范围及精神内。要注意的是，用于说明说明书以及权利要求中的各种制程或结构的“第一”、“第二”、“第三”或者“第四”等术语的使用仅用作此类步骤/结构的快捷参考，并不一定意味着按排列顺序执行/形成此类步骤/结构。当然，依据准确的权利要求语言，可能要求或者不要求此类制程的排列顺序。因此，权利要求规定本发明的保护范围。
【主权项】
1.一种包括源/漏区的纳米线装置，包括: 第一纳米线； 第二纳米线,位于该第一纳米线上方； 栅极结构，位于该第一及第二纳米线的部分的周围；以及 相变材料，围绕该源/漏区中的该第一纳米线的至少部分，但不围绕该源/漏区中的该第二纳米线。
2.如权利要求1所述的装置，其中，该相变材料包括锗-锑-碲(GST(Ge2Sb2Te5))、Te81Ge15S2As2^ Te 81Ge15S2Sb2 的其中一种。
3.如权利要求1所述的装置，其中，该相变材料位于绝缘材料层的开口内且基本填充该开口的底部。
4.如权利要求3所述的装置，其中，该相变材料具有基本平坦的上表面，该上表面位于该第二纳米线下方的层面。
5.如权利要求3所述的装置，其中，该相变材料的上表面位于一层面以使该上表面接触位于该第二纳米线周围的材料。
6.如权利要求3所述的装置，还包括导电结构，围绕该第二纳米线位于该开口中并导电耦接该相变材料的上表面。
7.如权利要求1所述的装置，其中，位于该第一纳米线周围的该相变材料具有环状配置。
8.如权利要求7所述的装置，其中，该环状配置的相变材料沿该第一纳米线的源/漏部分的整个轴向长度延伸。
9.如权利要求7所述的装置，还包括导电结构，位于绝缘材料层的开口中，其中，该导电结构围绕该第二纳米线并围绕该环状配置的相变材料。
10.如权利要求1所述的装置，其中，该相变材料是这样一种材料，当将该相变材料从25°C加热至300°C时，其电导率降低至少14 (在量级上)。
11.一种形成包括源/漏区的纳米线装置的方法，包括: 形成至少第一及第二纳米线； 形成围绕该第一及第二纳米线的部分的栅极结构； 在该装置的该源/漏区中形成相变材料，该相变材料围绕该第一纳米线，但不围绕该第二纳米线；以及 在该装置的该源/漏区中形成导电结构，该导电结构与围绕该第一纳米线的该相变材料导电耦接并与该第二纳米线导电耦接。
12.如权利要求11所述的方法，其中，形成该相变材料包括在绝缘材料层的开口内形成该相变材料以使该相变材料基本填充该开口的底部。
13.如权利要求12所述的方法，其中，形成该相变材料包括形成该相变材料以使该相变材料具有基本平坦的上表面，该上表面位于该第二纳米线下方的层面。
14.如权利要求12所述的方法，其中，形成该相变材料包括形成该相变材料以使该相变材料的上表面位于一层面，从而使该上表面接触位于该第二纳米线周围的材料。
15.如权利要求11所述的方法，其中，该相变材料位于该源/漏区中的该第一纳米线的不足整个轴向长度的周围。
16.如权利要求11所述的方法,其中，形成该相变材料包括形成该相变材料以使位于该第一纳米线周围的该相变材料具有环状配置。
17.如权利要求16所述的方法，其中，形成该相变材料包括形成该相变材料以使该环状配置的相变材料沿该源/漏区中的该第一纳米线的整个轴向长度延伸。
18.如权利要求11所述的方法，其中，该相变材料是这样一种材料，当将该相变材料从25°C加热至300°C时，其电导率降低至少14 (在量级上)。
19.如权利要求11所述的方法，其中，该相变材料包括锗-锑-碲(GST(Ge 2Sb2Te5))、Te81Ge15S2As2^ Te 81Ge15S2Sb2 的其中一种。
【专利摘要】本发明涉及具多纳米线沟道结构的半导体装置及可变连接纳米线方法，揭露一种纳米线装置，包括第一及第二纳米线，位于该第一及第二纳米线的部分的周围的栅极结构，以及围绕该装置的源/漏区中的该第一纳米线的至少部分但不围绕源/漏区中的该第二纳米线的相变材料。
【IPC分类】H01L29-06, H01L21-336
【公开号】CN104766879
【申请号】CN201410852414
【发明人】J·A·瓦尔, N·V·利考斯
【申请人】格罗方德半导体公司
【公开日】2015年7月8日
【申请日】2014年12月31日
【公告号】US20150187762