口所形成的晶体管阔值电压均不同。由于仅需在形成第一功函数层、 扩散层和第二功函数层时进行H次光刻和刻蚀工艺，使得所述半导体器件的形成工艺得到 简化；而且，在第一开口、第二开口、第立开口、第四开口、第五开口和第六开口内最多仅需 沉积H层功函数层，使得开口内所需沉积的功函数层数量较少，使得填充六个开口的工艺 更易进行，有利于避免形成于六个开口内的功函数层和金属栅内产生空隙或空洞，从而提 高半导体器件的性能和稳定性。
[0029] 进一步，第一开口、第二开口和第H开口用于形成PM0S晶体管，而且，所述扩散层 的材料为TiAl或A1，所述扩散层的材料为N型功函数材料，因此惨杂功函数层的功函数值 低于第一功函数层的功函数值，由第一开口形成的晶体管阔值电压高于由第二开口所形成 的晶体管阔值电压。其次，第四开口、第五开口和第六开口用于形成NM0S晶体管，而所述扩 散层的材料为N型功函数材料，因此惨杂覆盖层的材料比覆盖层更接近N型，能够使第六开 口所形成的晶体管相对于第H开口所形成的晶体管更接近NM0S晶体管，而且能够使第五 开口所形成的晶体管阔值电压低于第四开口所形成的晶体管阔值电压。
[0030] 本发明的结构中，由于惨杂材料的功函数类型与第一功函数层相反，因此能够具 有惨杂功函数层的第一开口所形成的晶体管阔值电压、高于第二开口所形成的晶体管阔值 电压；而在第H开口内的覆盖层和金属栅之间仅形成第H功函数层，则第一开口内比第H 开口内多一层惨杂功函数层，因此第H开口所形成的晶体管阔值电压高于第一开口所形成 的晶体管阔值电压。即由第一开口、第二开口和第H开口所形成的晶体管阔值电压均不同。 其次，由于所述惨杂材料的功函数类型与第一功函数层相反，能够使形成于第五开口和六 开口内的惨杂覆盖层的功函数类型与覆盖层相反，因此第五开口所形成的晶体管阔值电压 低于第四开口所形成的晶体管阔值电压。而且，第四开口和第五开口内均比第六开口内多 一层第二功函数层，而且所述第二功函数层的功函数类型与第一功函数层相反，因此第四 开口和第五开口所形成的晶体管阔值电压均高于第六开口所形成的晶体管阔值电压，则第 四开口、第五开口和第六开口所形成的晶体管阔值电压均不同。由于第一开口、第二开口、 第H开口、第四开口、第五开口和第六开口内的功函数层层数较少，则位于六个开口内的晶 体管栅极结构形貌和质量良好、性能稳定。
【附图说明】
[0031]图1是一种多阔值电压晶体管的剖面结构示意图；
[0032] 图2至图7是本发明的实施例的半导体器件形成过的剖面结构示意图。
【具体实施方式】
[0033] 如【背景技术】所述，W现有技术形成多阔值电压晶体管的工艺过于复杂，生产成本 高且生产效率低。
[0034] 经过研究发现，请参考图1，图1是一种多阔值电压晶体管的剖面结构示意图，包 括；衬底100,所述衬底100表面具有介质层101，所述介质层101内具有第一开口（未示 出）、第二开口（未示出）、第H开口（未示出）、第四开口（未示出）、第五开口（未示出）和第六 开口巧示出），所述第一开口、第二开口、第S开口、第四开口、第五开口和第六开口的侧壁 和底部表面具有栅介质层102 ;所述第一开口内自栅介质层102表面至开口顶部依次具有 第二P型功函数层112、第HP型功函数层113、第一N型功函数层121、第二N型功函数层 122、第HN型功函数层123和金属栅130 ;所述第二开口内自栅介质层102表面至开口顶 部依次具有第一P型功函数层111、第二P型功函数层112、第HP型功函数层113、第一N 型功函数层121、第二N型功函数层122、第HN型功函数层123和金属栅130 ;所述第H开 口自栅介质层表面至开口顶部依次具有第HP型功函数层113、第一N型功函数层121、第 二N型功函数层122、第HN型功函数层123和金属栅130 ;所述第四开口自栅介质层102 表面至开口顶部依次具有第二N型功函数层122、第HN型功函数层123和金属栅130 ;所 述第五开口自栅介质层表面至开口顶部依次具有第一N型功函数层121、第二N型功函数 层122、第HN型功函数层123和金属栅130 ;所述第六开口自栅介质层表面至开口顶部依 次具有第HN型功函数层123和金属栅130。
[00巧]其中，第一开口、第二开口和第H开口内的栅极结构用于形成PM0S晶体管，第四 开口、第五开口和第六开口内的栅极结构用于形成NM0S晶体管。其中，第二开口内比第一 开口内多一层第一P型功函数层111，由第二开口形成的PM0S晶体管阔值电压高于第一开 口形成的PM0S晶体管；第一开口内比第H开口内多一层第二P型功函数层112,由第一开 口形成的PM0S晶体管阔值电压高于第H开口形成的PM0S晶体管。其次，第五开口内比第 四开口内多一层第一N型功函数层121，由第五开口形成的NM0S晶体管阔值电压高于第四 开口形成的NM0S晶体管；第四开口内比第六开口内多一层第二N型功函数层122,由第四 开口形成的NM0S晶体管阔值电压高于第六开口形成的NM0S晶体管。因此，所述H个PM0S 晶体管阔值电压不同，所述H个NM0S晶体管阔值电压不同。
[0036] 然而，形成图1所示的半导体器件工艺复杂。具体的，由于第一开口内不具有第一 p型功函数层111，因此在六个开口内沉积第一p型功函数层之后，需要形成暴露出第一开 口的第一掩膜层，W刻蚀去除第一开口内的第一P型功函数层；由于第H开口内不具有第 一P型功函数层111和第二P型功函数层112,因此在六个开口内沉积第二P型功函数层 之后，需要形成暴露出第H开口的第二掩膜层，W刻蚀去除第H开口内的第一P型功函数 层和第二P型功函数层；由于第四开口、第五开口和第六开口内不具有第一P型功函数层 111、第二P型功函数层112和第HP型功函数层113,因此在六个开口内沉积第HP型功函 数层之后，需要形成暴露出第四开口、第五开口和第六开口的第H掩膜层，W刻蚀去除第四 开口、第五开口和第六开口内的第HP型功函数层、第二P型功函数层、第一P型功函数层； 由于第四开口内不具有第一N型功函数层121，因此在六个开口内沉积第一N型功函数层之 后，需要形成暴露出第四开口的第四掩膜层，W刻蚀去除第四开口内的第一N型功函数层； 由于第六开口内不具有第一N型功函数层121和第二N型功函数层122,因此在六个开口内 沉积第二N型功函数层之后，需要形成暴露出第六开口的第五掩膜层，W刻蚀去除第六开 口内的第一N型功函数层和第二N型功函数层。
[0037] 因此，在形成图1所示的半导体器件的过程中需要进行五次形成和去除掩膜层的 工艺，则所述形成工艺复杂、生产效率底下、且生成成本较高。具体的，当第一掩膜层、第二 掩膜层、第H掩膜层、第四掩膜层和第五掩膜层均为图形化的光刻胶层时，则需要进行五次 光刻工艺W及五次去光刻胶工艺，导致形成图1的半导体器件的过程复杂。
[0038] 为了解决上述问题，经过进一步研究，本发明提供一种半导体器件及其形成方法。 其中，在第一开口和第二开口内的覆盖层表面形成第一功函数层，所述覆盖层的功函数类 型与第一功函数层相同；并且，在第一开口内的第一功函数层表面形成扩散层，通过退火工 艺能够使扩散层的材料进入第一功函数层内W形成惨杂功函数层。由于所述扩散层的功函 数类型与第一功函数层相反，因此能够使第一开口所形成的晶体管阔值电压高于第二开口 所形成的晶体管阔值电压；而在第H开口内的覆盖层和金属栅之间仅形成第H功函数层， 则第一开口内比第H开口内多一层惨杂功函数层，因此第H开口所形成的晶体管阔值电压 高于第一开口所形成的晶体管阔值电压。即由第一开口、第二开口和第H开口所形成的晶 体管阔值电压均不同。其次，所述扩散层还形成于第五开口和第六开口的覆盖层表面，经过 退火工艺能够在第五开口和第六开口内形成惨杂覆盖层；由于所述扩散层的功函数类型与 第一功函数层相反，能够使覆盖层的功函数类型与惨杂覆盖层相反；因此第四开口所形成 的晶体管阔值电压高于第五开口所形成的晶体管阔值电压；而第四开口和第五开口内均比 第六开口内多一层第二功函数层，因此第四开口和第五开口所形成的晶体管阔值电压均高 于第六开口所形成的晶体管阔值电压。因此由第四开口、第五开口和第六开口所形成的晶 体管阔值电压均不同。由于仅需在形成第一功函数层、扩散层和第二功函数层时进行H次 光刻和刻蚀工艺，使得所述半导体器件的形成工艺得到简化；而且，在第一开口、第二开口、 第H开口、第四开口、第五开口和第六开口内最多仅需沉积H层功函数层，使得开口内所需 沉积的功函数层数量较少，使得填充六个开口的工艺更易进行，有利于避免形成于六个开 口内的功函数层和金属栅内产生空隙或空洞，从而提高半导体器件的性能和稳定性。
[0039] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0040] 图2至图7是本发明的实施例的半导体器件形成过的剖面结构示意图。
[0041] 请参考图2,提供衬底200,所述衬底200表面具有介质层201，所述介质层201内 具有第一开口 211、第二开口 212、第H开口 213、第四开口 214、第五开口 215和第六开口 216,所述第一开口 211、第二开口 212、第H开口 213、第四开口 214、第五开口 215和第六开 口 216的侧壁和底部表面具有栅介质层202,所述栅介质层202表面具有覆盖层203,由第 一开口 211、第二开口 212和第H开口 213形成的晶体管类型相对于由第四开口 214、第五 开口 215和第六开口 216形成的晶体管类型相反。
[0042] 所述衬底200表面用于形成高K金属栅晶体管，所述高K金属栅晶体管采用后栅 工艺形成，因此，需要在所述衬底200表面先形成替代高K金属栅极结构的伪栅极结构、W 及隔离伪栅极结构的介质层201，再去除伪栅极结构，W便在介质层201内形成用于形成晶 体管栅极结构的开口。
[0043] 在本实施例中，所述衬底200为平面基底，所述介质层201、第一开口 211、第二开 口 212、第H开口 213、第四开口 214、第五开口 215和第六开口 216位于所述平面基底表面。 所述平面基底即体衬底，所述体衬底为娃衬底、娃错衬底、碳化娃衬底、绝缘体上娃（SOI)衬 底、绝缘体上错（G0I)衬底、玻璃衬底或III-V族化合物衬底(例如氮化娃或神化嫁等)。
[0044] 在另一实施例中，所述衬底200包括；基底、位于基底表面的錯部、W及位于基底 表面且覆盖錯部部分侧壁的绝缘层，所述介质层位于所述绝缘层表面和錯部的侧壁和顶部 表面，所述第一开口、第二开口、第H开口、第四开口、第五开口和第六开口横跨于所述錯部 表面、且暴露出所述錯部的顶部和部分侧壁。
[0045] 在一实施例中，所述基底和錯部为体衬底的一部分，所述錯部通过刻蚀体衬底形 成，而未被刻蚀的体衬底形成基底。在另一实施例中，所述基底为体衬底，所述錯部的形成 工艺包括；采用选择性外延沉积工艺在体衬底表面形成半导体层；刻蚀所述半导体层直至 暴露出体衬底为止，形成錯部。
[0046] 本实施例中，所述衬底200具有第一区域和第二区域，所述第一区域用于形成 PM0S晶体管，所述第二区域用于形成NM0S晶体管。所述第一开口 211、第二开口 212和第 H开口 213形成于第一区域，后续在第一开口 211、第二开口 212和第H开口 213内形成的 栅极结构用于构成PM0S晶体管；所述第四开口 214、第五开口 215和第六开口 216形成于 第二区域，后续在第四开口 214、第五开口 215和第六开口 216内形成的栅极结构用于构成 NM0S晶体管。
[0047] 所述第一开口 211、第二开口 212、第H开口 213、第四开口