半导体器件结构和制造方法
【技术领域】
[0001]本发明涉及半导体器件结构和制造方法。
【背景技术】
[0002]半导体集成电路(IC)工业通过不断地减小最小部件尺寸(这允许更多的部件集成到给定区域)而不断地提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度。IC材料和设计中的技术进步已经产生了多代1C，其中，每一代均具有比前一代更小和更复杂的电路。然而，这些进步已经增加了处理和制造IC的复杂性。
[0003]在IC演化的过程中，功能密度(B卩，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，使用制造工艺可以产生的最小部件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。
[0004]在缩放趋势期间，各种材料已经应用于诸如互补金属氧化物半导体(CMOS)器件的半导体器件的栅电极和栅极电介质。然而，仍存在许多与IC处理和制造相关的挑战。
【发明内容】
[0005]为了解决现有技术中的问题，本发明提供了一种半导体器件结构，包括:介电层，位于衬底上方并且具有开口 ；第一间隔件，位于所述开口的侧壁上方并且具有第一高度；第二间隔件，位于所述第一间隔件的侧壁上方并且具有第二高度，其中，所述第一间隔件比所述第二间隔件更远离所述开口的中心，并且所述第二高度低于所述第一高度；以及导电材料，填充在所述开口中。
[0006]在上述半导体器件结构中，其中，所述导电材料的截面图具有T形轮廓并且覆盖所述第一间隔件和所述第二间隔件。
[0007]在上述半导体器件结构中，其中，所述导电材料的截面图具有T形轮廓并且覆盖所述第一间隔件和所述第二间隔件；所述导电材料的顶面与所述介电层的顶面在同一水平面上。
[0008]在上述半导体器件结构中，其中，所述开口中的所述导电材料的顶部宽度大于底部览度。
[0009]在上述半导体器件结构中，其中，所述第一间隔件的第一厚度大于所述第二间隔件的第二厚度。
[0010]在上述半导体器件结构中，还包括:第三间隔件，位于所述第一间隔件和所述第二间隔件之间，其中，所述第三间隔件的第三厚度小于所述第二间隔件的所述第二厚度，并且所述第三间隔件的顶面高于所述第一间隔件和所述第二间隔件的顶面。
[0011]在上述半导体器件结构中，其中，所述第一间隔件的材料与所述第二间隔件的材料相同。
[0012]根据本发明的另一个方面，提供了一种半导体器件结构，包括:金属栅极，位于衬底上方；第一间隔件，位于所述金属栅极的侧壁上方并且具有第一高度；第二间隔件，位于所述金属栅极的所述侧壁上方并且具有第二高度，其中，所述第一间隔件比所述第二间隔件更远离所述金属栅极的所述侧壁，并且所述第一高度高于所述第二高度；源极/漏极区，位于所述金属栅极的相对两侧上；以及介电层，位于所述衬底上方以围绕所述第一间隔件和所述金属栅极。
[0013]在上述半导体器件结构中，其中，所述金属栅极包括栅极电介质和位于所述栅极电介质上方的金属栅电极，所述金属栅极的截面图具有T形轮廓并且覆盖所述第一间隔件和所述第二间隔件。
[0014]在上述半导体器件结构中，其中，所述金属栅极包括栅极电介质和位于所述栅极电介质上方的金属栅电极，所述金属栅极的截面图具有T形轮廓并且覆盖所述第一间隔件和所述第二间隔件；其中，所述金属栅极包括靠近所述衬底的底部和位于所述底部之上的顶部，并且所述顶部的宽度大于所述底部的宽度。
[0015]在上述半导体器件结构中，其中，所述第一间隔件的第一厚度大于所述第二间隔件的第二厚度。
[0016]在上述半导体器件结构中，还包括:第三间隔件，位于所述第一间隔件和所述第二间隔件之间。
[0017]在上述半导体器件结构中，还包括:第三间隔件，位于所述第一间隔件和所述第二间隔件之间；所述第一间隔件的材料与所述第二间隔件的材料相同，并且所述第三间隔件的材料与所述第一间隔件和所述第二间隔件的材料不同。
[0018]根据本发明的又一个方面，提供了一种用于形成半导体器件结构的方法，包括:在衬底上方形成伪栅极；在所述伪栅极的侧壁上方形成具有第一高度的第一间隔件；在所述伪栅极的所述侧壁上方形成具有第二高度的第二间隔件，其中，所述第一间隔件比所述第二间隔件更远离所述伪栅极的所述侧壁，并且所述第二高度低于所述第一高度；去除所述伪栅极以形成开口 ；以及形成金属栅极以填充在所述开口中并且覆盖所述第一间隔件和所述第二间隔件。
[0019]在上述方法中，其中，形成所述金属栅极的步骤包括:在所述介电层、第一间隔件和所述第二间隔件上方及所述开口中沉积所述金属栅极的材料层；以及去除所述材料层的一部分以形成所述金属栅极。
[0020]在上述方法中，其中，形成所述金属栅极的步骤包括:在所述介电层、第一间隔件和所述第二间隔件上方及所述开口中沉积所述金属栅极的材料层；以及去除所述材料层的一部分以形成所述金属栅极；所述金属栅极的顶面与所述介电层的顶面在同一水平面上，并且所述金属栅极的截面图具有T形轮廓以覆盖所述第一间隔件和所述第二间隔件。
[0021]在上述方法中，其中，形成所述金属栅极的步骤包括:在所述介电层、第一间隔件和所述第二间隔件上方及所述开口中沉积所述金属栅极的材料层；以及去除所述材料层的一部分以形成所述金属栅极；去除所述材料层的一部分的步骤还包括去除所述介电层的一部分和所述第一间隔件的一部分，直到所述金属栅极的顶面与所述第二间隔件的顶面在同一水平面上。
[0022]在上述方法中，其中，形成所述第一间隔件和所述第二间隔件包括:将所述第一间隔件的原始高度降低至所述第一高度；以及将所述第二间隔件的原始高度降低至所述第二高度，其中，所述第一间隔件的所述原始高度等于所述第二间隔件的所述原始高度。
[0023]在上述方法中，其中，形成所述第一间隔件和所述第二间隔件包括:将所述第一间隔件的原始高度降低至所述第一高度；以及将所述第二间隔件的原始高度降低至所述第二高度，其中，所述第一间隔件的所述原始高度等于所述第二间隔件的所述原始高度；所述第一间隔件的第一厚度大于所述第二间隔件的第二厚度，所述第一间隔件的材料与所述第二间隔件的材料相同，并且同时实施降低所述第一间隔件和所述第二间隔件的步骤。
[0024]在上述方法中，其中，形成所述第一间隔件和所述第二间隔件包括:将所述第一间隔件的原始高度降低至所述第一高度；以及将所述第二间隔件的原始高度降低至所述第二高度，其中，所述第一间隔件的所述原始高度等于所述第二间隔件的所述原始高度；所述第一间隔件的第一厚度大于所述第二间隔件的第二厚度，所述第一间隔件的材料与所述第二间隔件的材料相同，并且同时实施降低所述第一间隔件和所述第二间隔件的步骤；还包括:在所述第一间隔件和所述第二间隔件之间形成第三间隔件，其中，所述第三间隔件的第三厚度小于所述第一间隔件的所述第一厚度和所述第二间隔件的所述第二厚度。
【附图说明】
[0025]当结合附图进行阅读时，从以下详细描述可以最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0026]图1A至图1D示出了根据一些实施例的用于形成半导体器件的工艺的各个阶段的截面图。
[0027]图1E示出了根据一些实施例的半导体器件的截面图。
[0028]图2示出了根据一些实施例的半导体器件的截面图。
【具体实施方式】
[0029]以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，并不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。在以下描述中，在第二工艺之前实施第一工艺可以包括在第一工艺之后立即实施第二工艺的实施例，并且也可以包括在第一工艺和第二工艺之间可以实施额外的工艺的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简明和清楚的目的，而且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0030]而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作相应的解释。
[0031]用于形成金属栅极的技术可以归类为前栅极工艺和后栅极工艺。对于前栅极工艺，在形成晶体管的源极/漏极区之前形成金属栅极。后栅极工艺在衬底内形成源极/漏极区并且在层间电介质(ILD)内形成伪栅极。去除伪栅极以在ILD内形成开口。然后，将金属栅极填充入开口内。前栅极和后栅极工艺可以用于形成P型晶体管、N型晶体管或互补金属氧化物半导体(CMOS)晶体管的金属栅极。
[0032]在后栅极工艺中，用于金属栅极的材料层沉积在ILD上方并且填充通过去除伪栅极形成的开口。如果栅极长度减小至约32nm以下并且栅极高度增大至约45nm以上，则开口将具有高高宽比。