栅极190的部分(即，栅极190的下部部分192)。斜坡部分126从间隔件140下面的凹槽部分124的边缘向下倾斜至远离凹槽部分124的位置。在各种实施例中，如图4Κ所示，两个隔离结构120的斜坡部分126各自具有低于鳍结构112的高度Hl的最大高度Η2。
[0059]栅极190横跨鳍结构112设置，并设置在鳍结构112上方以及两个隔离结构120的凹槽部分124的上方。栅极190具有上部部分194和两个下部部分192。其中一个下部部分192在图4Κ中标出，而另一个下部部分设置在相反侧因此未标出。间隔件140的底部之间连接可以作为下部部分192与上部部分194之间的边界(以虚线标出)。图4Κ的两个下部部分192分别设置在两个隔离结构120的凹槽部分124上方并接触图4J的鳍结构112的两侧的暴露部分。上部部分194设置在鳍结构112上方并桥接两个下部部分192。在各个实施例中，如图5所示，栅极190的两个下部部分192各自具有最大宽度Wl，由于下部部分192的形状由栅极蚀刻停止层150所界定，所以宽度Wl小于或等于栅极190的上部部分194的宽度W2与两个间隔件140的底部宽度W3之和(BP, Wl ^ W2+2W3)。
[0060]两个间隔件140设置在栅极190的上部部分194的两侧上方。间隔件140可以由氧化硅、氮化硅、氮氧化硅、碳氮化硅或其他合适的材料制成。
[0061]栅极蚀刻停止层150位于两个间隔件140下面、两个隔离结构120的斜坡部分126的上方并与栅极190的两个下部部分192各自的两侧的部分接触。栅极蚀刻停止层150可以包括氮化硅、氮氧化硅或它们的组合。在各种实施例中，栅极蚀刻停止层150从两个隔离结构120的斜坡部分126延伸至栅极190的两个下部部分192各自的两侧的部分。在各个实施例中，栅极蚀刻停止层150进一步延伸至两个间隔件140的底面。此外，在各种实施例中，如图4Κ所示，栅极蚀刻停止层150还覆盖鳍结构112的两侧的其他部分。
[0062]下面将详细描述栅极蚀刻停止层150的位置。在各个实施例中，栅极蚀刻停止层150具有与栅极190的下部部分192的一侧以及间隔件140的底面接触的边缘150a。在各种实施例中，边缘150a的一端与栅极190的上部部分194的边缘194a基本对齐。然而，栅极蚀刻停止层150的边缘150a的一端与间隔件140的底面接触但不与上部部分194的边缘194a对齐的半导体器件也可以使用。由于栅极190的下部部分192的形状由栅极蚀刻停止层150的边缘150a所界定，诸如由栅极的宽底部导致的栅极与源极/漏极区域之间的叠加电容的增加以及栅极泄漏电流的增加的问题将不会发生。
[0063]在各种实施例中，半导体器件还包括覆盖两个间隔件140以及其下面的栅极蚀刻停止层150的绝缘层160。在各种实施例中，半导体器件还包括覆盖绝缘层160的CESL170。在各种实施例中，半导体器件还包括覆盖CESL170的ILD层180。绝缘层160、CESL170以及ILD层180的具体特征可以参照上文针对绝缘层160、CESL170以及ILD层180的举例。
[0064]此外，半导体器件可以进一步包括接触源极/漏极区域的接触元件(未示出)。接触元件可以由钨、钨基合金、铜、铜基合金或其他合适的导电材料制成。
[0065]一种用于制造半导体器件的方法包括:在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成在间隔件下面的多个斜坡。形成覆在上述多个斜坡上的栅极蚀刻停止层。去除伪栅极和伪栅极下面的两个隔离结构以产生由间隔件和栅极蚀刻停止层所界定的空腔。然后在空腔中形成栅极。
[0066]一种半导体器件包括衬底、鳍结构、两个隔离结构、栅极、两个间隔件以及栅极蚀刻停止层。鳍结构位于衬底上方。两个隔离结构位于衬底上方。鳍结构位于两个隔离结构之间。两个隔离结构各自具有凹槽部分和邻近凹槽部分的两侧的两个斜坡部分，凹槽部分构造成暴露鳍结构的两侧的部分。栅极横跨鳍结构并位于鳍结构和两个隔离结构的凹槽部分上方。栅极具有上部部分和两个下部部分，两个下部部分位于两个隔离结构的凹槽部分上方并接触鳍结构的两侧的部分，上部部分位于鳍结构上方并桥接两个下部部分。两个间隔件位于栅极的上部部分的两侧上方。栅极蚀刻停止层位于两个间隔件下面、两个隔离结构的斜坡部分上方并接触栅极的两个下部部分各自的两侧的部分。
[0067]以上论述了多个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1.一种用于制造半导体器件的方法，所述方法包括: 在衬底中形成两个隔离结构以在所述衬底中限定位于所述两个隔离结构之间的鳍结构； 形成桥接所述两个隔离结构并位于所述鳍结构上方的伪栅极和间隔件； 利用所述伪栅极和所述间隔件作为掩膜来蚀刻所述两个隔离结构，以在所述两个隔离结构中形成在所述间隔件下面的多个斜坡； 形成覆在所述多个斜坡上的栅极蚀刻停止层； 去除所述伪栅极和所述伪栅极下面的所述两个隔离结构，以产生由所述间隔件和所述栅极蚀刻停止层所界定的空腔；以及 在所述空腔中形成栅极。
2.根据权利要求1所述的方法，其中，所述多个斜坡各自具有与所述伪栅极的边缘基本对齐的边缘。
3.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括在所述间隔件上方形成栅极蚀刻停止层。
4.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括形成覆盖所述鳍结构的栅极蚀刻停止层。
5.根据权利要求1所述的方法，还包括:在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述间隔件和所述栅极蚀刻停止层的绝缘层。
6.根据权利要求5所述的方法，其中，还包括:在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述伪栅极、所述鳍结构和所述绝缘层的接触蚀刻停止层(CESL)。
7.根据权利要求6所述的方法，还包括: 形成覆盖所述CESL的层间介电(ILD)层；以及 在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，抛光所述ILD层和所述CESL以暴露所述伪栅极的上表面。
8.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层通过沉积覆在所述多个斜坡上的介电材料来进行，其中，所述介电材料包括氮化硅、碳氮化硅或它们的组合。
9.根据权利要求1所述的方法，其中，在所述空腔中形成栅极通过在所述空腔中沉积含金属材料来进行。
10.一种半导体器件，包括: 衬底； 所述衬底上方的鳍结构； 所述衬底上方的两个隔离结构，所述鳍结构位于所述两个隔离结构之间，其中，所述两个隔离结构各自具有凹槽部分和邻近所述凹槽部分的两侧的两个斜坡部分，所述凹槽部分构造成暴露所述鳍结构的两侧的部分； 横跨所述鳍结构并位于所述鳍结构和所述两个隔离结构的凹槽部分上方的栅极，其中，所述栅极具有上部部分和两个下部部分，所述两个下部部分位于所述两个隔离结构的凹槽部分上方并接触所述鳍结构的两侧的部分,所述上部部分位于所述鳍结构上方并桥接所述两个下部部分； 位于所述栅极的上部部分的两侧上方的两个间隔件；以及 栅极蚀刻停止层，位于所述两个间隔件下面、在所述两个隔离结构的斜坡部分上方并接触所述栅极的两个下部部分各自的两侧的部分。
【专利摘要】一种用于制造半导体器件的方法包括：在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成在间隔件下面的多个斜坡。形成覆在上述多个斜坡上的栅极蚀刻停止层。去除伪栅极和伪栅极下面的两个隔离结构以产生由间隔件和栅极蚀刻停止层所界定的空腔。然后在空腔中形成栅极。本发明还公开一种半导体器件。
【IPC分类】H01L29-78, H01L29-06, H01L21-336, H01L29-423
【公开号】CN104835743
【申请号】CN201410332368
【发明人】林健智, 洪隆杰, 王智麟, 张嘉德
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年8月12日
【申请日】2014年7月14日
【公告号】US9136356, US20150228763