第二刻蚀步骤，来移除上述穿孔露出的介电层124、138，以使上述穿孔向下延伸而形成露出下介电部分108、132的穿孔。举例来说，相较于上介电部分122CU40与下介电部分108、132，第二刻蚀步骤对于介电层124、138可具有较高的刻蚀选择性，因此，第二刻蚀步骤及藉此所形成的穿孔可依期望控制停止在下介电部分108、132。
[0049]然后，一实施例中，可通过异于第二刻蚀步骤的第三刻蚀步骤，来移除上述穿孔露出的下介电部分108、132，以使上述穿孔向下延伸而形成分别露出第一导电结构104与第二导电结构128的穿孔150与穿孔152。相较于介电层124、138、第一导电结构104与第二导电结构128，第三刻蚀步骤对于下介电部分108、132具有较高的刻蚀选择性，因此，第三刻蚀步骤及藉此所形成的穿孔150、152可依期望控制停止在第一导电结构104与第二导电结构128。
[0050]举例来说，当上介电部分122CU40与下介电部分108、132材料相同时，用以移除上介电部分122CU40的第一刻蚀步骤与用以移除下介电部分108、132的第三刻蚀步骤可使用相同的刻蚀环境，例如相同的刻蚀溶液。
[0051]其他实施例中，由于介电层124与下介电部分108的厚度近似或实质上等于介电层138与下介电部分132的厚度，因此上述用以移除介电层124、138的第二刻蚀步骤可在移除介电层124、138之后持续进行，以连续移除下介电部分108、132，例如控制刻蚀时间或对材料刻蚀选择的关系，使得第二刻蚀步骤停止在第一导电结构104与第二导电结构128。
[0052]半导体结构及其制造方法可根据上述的概念任意变化。以下例举几种变化的方式。举例来说，上介电部分122C、140与下介电部分108、132并不限于氧化物,介电层124、138并不限于氮化物，在其他实施例中，上介电部分122CU40、下介电部分108、132与介电层124、138可根据用以形成穿孔150、152的刻蚀工艺参数其刻蚀选择特性任意改变材料。一些实施例中，可省略导电条纹114，或将导电条纹114的叠层数目改变成少于第一导电结构104的导电阶梯，使得第二导电结构128实质上与第一导电结构104位在相近或相同的阶层。其他实施例中，第一导电插塞146可等长或短于第二导电插塞148。实施例的概念亦可应用至其他类型的装置，其需要形成多个导电插塞，分别电性且物性接触不同结构特征及/或不同阶层(高度)的导电结构。
[0053]图2绘示根据一比较例的半导体结构，其与实施例的半导体结构的差异在于，第一导电插塞246依序穿过上介电部分222C、介电层238、中介电部分254、介电层224、及下介电部分208，以物性且电性接触第一导电结构104。其中举例来说，介电结构242的上介电部分222C、中介电部分254及下介电部分208包括氧化物，如氧化硅，介电层224、238包括氮化物，如氮化硅。相较于比较例的半导体结构的必须使用两个掩模(其中一个掩模用以移除上介电部分222C与介电层238，另一个掩模用以移除中介电部分254、介电层224与下介电部分208)，如图1A至图1H所示实施例的半导体结构只需使用单一个掩模刻蚀出用以形成第一导电插塞146与第二导电插塞148的穿孔150、152,且刻蚀工艺步骤少、时间短。此外，实施例可使用特征尺寸(例如非临界尺寸)大于比较例(例如临界尺寸)的掩模。因此，实施例的半导体结构的制造成本低，且产出速度高(WPH ; wafer per hour)。
[0054]综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。
【主权项】
1.一种半导体结构的制造方法，包括: 形成一第一导电结构于一基板上； 形成一第二导电结构于该基板上，该第二导电结构具有材料异于该第一导电结构的一上导电部分； 形成一介电结构的一下介电部分于该第一导电结构与该第二导电结构上； 形成介电层于该下介电部分上； 形成该介电结构的一上介电部分于该介电层上，该介电层的材料异于该上介电部分与该下介电部分； 形成一第一导电插塞，仅穿过该上介电部分、该介电层与该下介电部分，以物性且电性接触该第一导电结构；以及 形成一第二导电插塞，穿过该上介电部分、该介电层与该下介电部分，以物性且电性接触该第二导电结构。2.根据权利要求1所述的半导体结构的制造方法，包括: 形成一含娃结构； 形成一第一刻蚀停止层，覆盖一第一电路区域中的该下介电部分与一第二电路区域中的该含娃结构上； 移除该第二电路区域中的该第一刻蚀停止层，以露出该含硅结构，并留下该第一电路区域中的该第一刻蚀停止层以形成该介电层；以及 对该含硅结构露出的部分进行金属化程序，以形成该上导电部分。3.根据权利要求1所述的半导体结构的制造方法，包括: 形成一第二刻蚀停止层覆盖该上介电部分；以及 移除一第一电路区域中的该第二刻蚀停止层，并留下一第二电路区域中的该第二刻蚀停止层以形成该介电层。4.根据权利要求1所述的半导体结构的制造方法，其中该第一导电插塞与该第二导电插塞的形成方法包括: 通过一第一刻蚀步骤来移除部分该上介电部分以形成多个穿孔，该第一刻蚀步骤停止在该介电层； 通过异于该第一刻蚀步骤的一第二刻蚀步骤，来移除该些穿孔露出的该介电层，以使该些穿孔向下延伸而露出该下介电部分，该第二刻蚀步骤停止于该下介电部分； 通过异于该第二刻蚀步骤的一第三刻蚀步骤，来移除该些穿孔露出的该下介电部分，以使该些穿孔向下延伸而分别露出该第一导电结构与该第二导电结构；以及以导电材料填充该些穿孔以形成该第一导电插塞与该第二导电插塞。5.根据权利要求4所述的半导体结构的制造方法，其中， 相较于该介电层，该第一刻蚀步骤对于该上介电部分具有较高的刻蚀选择性， 相较于该上介电部分与该下介电部分，该第二刻蚀步骤对于该介电层具有较高的刻蚀选择性， 相较于该介电层，该第三刻蚀步骤对于该下介电部分具有较高的刻蚀选择性。6.根据权利要求4所述的半导体结构的制造方法，其中用于该第一导电插塞与该第二导电插塞的该些穿孔是使用相同掩模定义出。7.根据权利要求1所述的半导体结构的制造方法，其中该第一导电插塞与该第二导电插塞的形成方法包括: 通过一第一刻蚀步骤来移除部分该上介电部分以形成多个穿孔，该第一刻蚀步骤停止在该介电层； 通过异于该第一刻蚀步骤的一第二刻蚀步骤，来移除该些穿孔露出的该介电层，以使该些穿孔向下延伸而露出该第一导电结构与该第二导电结构，该第二刻蚀步骤停止于该第一导电结构与该第二导电结构；以及 以导电材料填充该些穿孔以形成该第一导电插塞与该第二导电插塞。8.—种半导体结构,包括: 一基板； 一第一导电结构，位于该基板上； 一第二导电结构，位于该基板上，并具有材料异于该第一导电结构的一上导电部分； 介电结构，包括一上介电部分与一下介电部分； 介电层，介于该上介电部分与该下介电部分之间，且材料异于该上介电部分与该下介电部分； 一第一导电插塞，仅穿过该上介电部分、该介电层与该下介电部分，以物性且电性接触该第一导电结构；以及 一第二导电插塞，穿过该上介电部分、该介电层与该下介电部分，以物性且电性接触该第二导电结构。9.根据权利要求8所述的半导体结构，其中该第一导电插塞的深宽比大于该第二导电插塞的深宽比。10.根据权利要求8所述的半导体结构，其中该第一导电结构包括多晶硅，该第二导电结构的该上导电部分包括金属硅化物，该介电结构的该上介电部分与该下介电部分包括氧化物，该介电层包括氮化物。
【专利摘要】本发明公开了一种半导体结构及其制造方法。半导体结构包括一基板、一第一导电结构、一第二导电结构、介电结构、介电层、一第一导电插塞、及一第二导电插塞。第一导电结构位于基板上。第二导电结构位于基板上，并具有材料异于第一导电结构的一上导电部分。介电结构包括一上介电部分与一下介电部分。介电层介于上介电部分与下介电部分之间，且材料异于上介电部分与下介电部分。第一导电插塞仅穿过上介电部分、介电层与下介电部分，以物性且电性接触第一导电结构。第二导电插塞穿过上介电部分、介电层与下介电部分，以物性且电性接触第二导电结构。
【IPC分类】H01L23/48
【公开号】CN104900614
【申请号】CN201410077737
【发明人】李冠儒, 江昱维
【申请人】旺宏电子股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月5日