的发射极区域40H位于低浓度的发射极区域40L的两侧，进而，在发射极区域40H的外侧配置接点区域35。
[0074]在基底区域21移行而流入基底区域30的电子空穴(h)到达发射极区域40H、40L的正下方。电子空穴(h)并未越过基底区域30与发射极区域40H之间的能量障壁，而是经过发射极区域40L后流入发射电极11。也就是说，电子空穴(h)经由隔着发射极区域40H的发射极区域40L被排出到发射电极11。而且，未经由发射极区域40L的电子空穴(h)经由基底区域30与接点区域35而被排出到发射电极11。
[0075]也就是说，半导体装置3与半导体装置2相比，使电子空穴(h)排出到发射电极11的路径在X方向上被分散。由此，发射极区域40H、40L下方的电子空穴密度进一步降低。因此，半导体装置3与半导体装置2相比，发射极区域40H、40L下方的基底区域30的电压下降进一步得到抑制。由此，电子从发射极区域40H向基底区域30注入的情况进一步得到抑制。
[0076]这样一来，在半导体装置3中，也能够确实地抑制电子(e)从发射极区域40H注入基底区域30而引起的锁定效应。也就是说，根据第三实施方式，形成可靠性高的半导体装置。
[0077]而且，X方向上的发射极区域的实质宽度成为发射极区域40L的宽度加上发射极区域40H的宽度后的宽度。因此，半导体装置3中，即便使发射极区域40H的宽度变窄，通道密度也不会降低。也就是说，通过本实施方式首次揭示了即便使破坏耐量提高，半导体装置3的导通电阻也不会增加的情况。
[0078](第四实施方式)
[0079]图9是表示第四实施方式的半导体装置的示意性剖视图。
[0080]图9中，表示对应于图8的朝向的截面。半导体装置4具有与半导体装置3相同的部件。但是，在半导体装置4中，在Z方向上，发射极区域40L (发射极区域40L的一部分)设置在发射极区域40H与基底区域30之间。也就是说，半导体装置4具有基底区域30与发射极区域40L接触但未与发射极区域40H接触的构造。
[0081]如果为这种构造，则基底区域30不与高浓度的发射极区域40H及低浓度的发射极区域40L接触，而与低浓度的发射极区域40L接触。因此，在基底区域30与发射极区域的接合部中的杂质浓度中，难以产生横向分布(发射极区域40H与发射极区域40L之间产生的差)，栅极电极50的阈值电压(Vth)更加稳定。
[0082](第五实施方式)
[0083]图10是表示第五实施方式的半导体装置的示意性剖视图。
[0084]图10中，表示对应于图8的朝向的截面。半导体装置5具有与半导体装置3相同的部件。如果通过晶片工艺对杂质实施活化处理(加热处理)，则杂质浓度越高的区域，杂质越容易扩散。这种实施例中，有使制造步骤简化的优点。
[0085]因此，在半导体装置5中，高浓度的发射极区域40H形成得比低浓度的发射极区域40L深。这种实施例也包含在本实施方式中。
[0086]当使上面所说明的半导体装置为上下电极构造的MOSFET (Metal OxideSemiconductor Field Effect Transistor,金属半场效晶体管)时，可将集电极区域20置换成η.型的漏极区域。当使半导体装置为MOSFET时，可分别将发射极换称为源极，将集极换称为漏极。而且，基底区域21成为漂移区域。而且，也可以将第一导电型与第二导电型置换。这种实施方式也包含在本实施方式中。
[0087]上面，一边参照具体例一边对实施方式进行了说明。然而，实施方式不限定于这些具体例。也就是说，只要具备实施方式的特征，本领域技术人员对这些具体例适当加以设计变更而成的实施方式也包含在实施方式的范围内。所述各具体例所具备的各要素及其配置、材料、条件、形状、尺寸等不限定于所例示的内容，可适当变更。
[0088]而且，只要技术上可能，便可使所述各实施方式所具备的各要素复合，只要包含实施方式的特征，组合这些实施方式而成的实施方式也包含在实施方式的范围内。此外，应了解在实施方式的思想的范畴内，只要为本领域技术人员，便可想到各种变更例及修正例，这些变更例及修正例也属于实施方式的范围。
[0089]已对本发明的一些实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种形态进行实施，可在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求所记载的发明及其均等的范围内。
[0090][符号的说明]
[0091]1、2、3、4、5、100 半导体装置
[0092]10集电极
[0093]11发射电极
[0094]20集电极区域
[0095]21基底区域
[0096]30基底区域
[0097]35接点区域
[0098]40Η发射极区域
[0099]40L发射极区域
[0100]50栅极电极
[0101]51栅极绝缘膜
【主权项】
1.一种半导体装置，其特征在于包括: 第一电极； 第二电极； 第二导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间； 第一导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间； 第二导电型的第三半导体区域，其设置在所述第二半导体区域与所述第二电极之间； 第一导电型的第四半导体区域及第一导电型的第五半导体区域，其等设置在所述第三半导体区域与所述第二电极之间，沿着与从所述第一电极朝向所述第二电极的第一方向交叉的第二方向排列，并且所述第五半导体区域的杂质浓度低于所述第四半导体区域；以及 第三电极，其隔着所述绝缘膜设置在所述第二半导体区域、所述第三半导体区域、所述第四半导体区域、及所述第五半导体区域。2.根据权利要求1所述的半导体装置，其特征在于: 在所述第二方向上，所述第四半导体区域的宽度比所述第五半导体区域的宽度窄。3.根据权利要求1所述的半导体装置，其特征在于: 所述第四半导体区域的杂质浓度的最大值高于5 X 1018cm_3，所述第五半导体区域的杂质浓度的最大值是I X 118CnT3以下。4.根据权利要求1所述的半导体装置，其特征在于:其还包括第二导电型的第六半导体区域，其设置在所述第三半导体区域与所述第二电极之间，杂质浓度高于所述第三半导体区域；且 在所述第二方向上，所述第五半导体区域设置在所述第四半导体区域与所述第六半导体区域之间。5.根据权利要求1所述的半导体装置，其特征在于:其还包括第二导电型的第六半导体区域，其设置在所述第三半导体区域与所述第二电极之间，杂质浓度高于所述第三半导体区域； 在所述第二方向上，所述第四半导体区域设置在所述第五半导体区域与所述第六半导体区域之间。6.根据权利要求4或5所述的半导体装置，其特征在于: 所述第五半导体区域在从所述第一电极朝向所述第二电极的所述第一方向上设置在所述第四半导体区域与所述第三半导体区域之间。
【专利摘要】本发明提供一种能够提高破坏耐量的半导体装置。实施方式的半导体装置包括：第一电极；第二电极；第二导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间；第一导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；第二导电型的第三半导体区域，其设置在所述第二半导体区域与所述第二电极之间；第一导电型的第四半导体区域及第一导电型的第五半导体区域，其等设置在所述第三半导体区域与所述第二电极之间，沿着与从所述第一电极朝向所述第二电极的第一方向交叉的第二方向排列，并且所述第五半导体区域的杂质浓度低于所述第四半导体区域；以及第三电极，其隔着绝缘膜设置在所述第二半导体区域、所述第三半导体区域、所述第四半导体区域、及所述第五半导体区域。
【IPC分类】H01L29/78
【公开号】CN104916695
【申请号】CN201410439770
【发明人】小仓常雄, 末代知子
【申请人】株式会社东芝
【公开日】2015年9月16日
【申请日】2014年9月1日
【公告号】US20150263146