半导体器件的制作方法
【专利说明】半导体器件
[0001]本发明申请是国际申请日为2010年11月29日、国际申请号为PCT/JP2010/071264、进入中国国家阶段的国家申请号为201080070396.7、发明名称为“半导体器件”的发明专利申请的分案申请。
技术领域
[0002]本发明涉及半导体器件，尤其涉及具有振荡电路的半导体器件。
【背景技术】
[0003]在各种半导体器件中有时使用振荡电路。
[0004]在日本特开2007 - 13119号公报(专利文献I)和日本特开2010 — 10168号公报(专利文献2)中，记载了关于具有振荡电路的半导体器件的技术。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:日本特开2007-13119号公报
[0008]专利文献2:日本特开2010-10168号公报
【发明内容】
[0009]为了使需要振荡电路的半导体器件系统整体小型化，使振荡电路内置在半导体芯片内是有效的。另外，在内置有振荡电路以外的各种电路的半导体芯片内，若也内置振荡电路，则能够使半导体器件系统更加小型化。
[0010]然而，根据本发明人的研究，发现了如下情况。
[0011]为了提高振荡电路的性能，本发明人对利用了基准电阻的振荡电路进行了研究。具体而言，对如下振荡电路进行了研究:利用基准电阻生成基准电流，根据该基准电流和振荡部的振荡频率生成电压，以与所生成的电压相应的频率使振荡部振荡。在这种振荡电路中，由于根据基准电流和振荡频率生成电压，将所生成的电压输入到振荡部，且以与电压相应的频率使振荡部振荡，从而能够实现振荡频率的稳定化。然而，当基准电阻的电阻值由于某种原因而变动时，振荡频率也会变动，因此希望尽可能排除基准电阻的电阻值的变动原因。
[0012]于是，本发明人对基准电阻的电阻值的变动原因进行了研究，新发现了如下情况。
[0013]虽然内置有振荡电路的半导体芯片被树脂材料封固而封装，但因将半导体芯片树脂封固而导致在半导体芯片中产生应力，由该应力使内置于半导体芯片的基准电阻的电阻值发生变动。因树脂封固产生的应力所导致的电阻值的变动，即使是在通常的电阻元件中不会造成问题的程度的变动，在上述那样的振荡电路的基准电阻中也会成为振荡频率的变动原因。也就是说，若由于由将半导体芯片树脂封固所引起的应力使内置于半导体芯片的基准电阻的电阻值发生变动，则导致振荡电路的振荡频率发生变动，这会使具有振荡电路的半导体器件的性能下降。
[0014]本发明的目的在于，提供一种能够提高半导体器件的性能的技术。
[0015]本发明的上述目的、其他目的以及新型特征，将从本说明书的记述以及附图中得到明确。
[0016]对本申请所公开的发明中的、具有代表性的发明的概要简单说明如下。
[0017]代表性的实施方式涉及的半导体器件是具有被树脂封固的半导体芯片的半导体器件，所述半导体芯片具有振荡电路。所述振荡电路具有:利用基准电阻将电压转换成电流的电压-电流转换部；根据来自所述电压-电流转换部的输入电流和振荡部的振荡频率生成电压的电压生成部；和以与来自所述电压生成部的输入电压相应的频率进行振荡的所述振荡部。在所述电压-电流转换部中，通过对所述基准电阻施加基准电压来生成基准电流，将与所述基准电流相应的电流作为所述输入电流输入到所述电压生成部。并且，在所述半导体芯片的主面中，由所述半导体芯片的所述主面的第I边、连接所述第I边的一端与所述半导体芯片的所述主面的中心的第I线、和连接所述第I边的另一端与所述半导体芯片的所述主面的中心的第2线围成第I区域，所述基准电阻在所述第I区域内，通过在垂直于所述第I边的第I方向上延伸的所述多个电阻体形成。
[0018]发明的效果
[0019]对通过本申请所公开的发明中、具有代表性的技术方案所得到的效果简单说明如下。
[0020]根据代表性的实施方式，能够实现半导体器件的性能提高。
【附图说明】
[0021]图1是构成本发明的一个实施方式的半导体器件的半导体芯片的俯视布局图。
[0022]图2是表示本发明的一个实施方式的半导体芯片具有的振荡电路的电路图。
[0023]图3是示意性地表示振荡电路中的振荡部的振荡信号、开关通断的切换、和电容的电压之间的关系的说明图。
[0024]图4是本发明的一个实施方式的半导体器件的剖视图。
[0025]图5是本发明的一个实施方式的半导体器件的俯视图。
[0026]图6是本发明的一个实施方式的半导体器件的仰视图。
[0027]图7是本发明的一个实施方式的半导体器件的俯视透视图。
[0028]图8是本发明的一个实施方式的半导体芯片的要部剖视图。
[0029]图9是本发明的一个实施方式的半导体芯片的制造工序中的要部剖视图。
[0030]图10是图9之后的半导体芯片的制造工序中的要部剖视图。
[0031]图11是图10之后的半导体芯片的制造工序中的要部剖视图。
[0032]图12是图11之后的半导体芯片的制造工序中的要部剖视图。
[0033]图13是图12之后的半导体芯片的制造工序中的要部剖视图。
[0034]图14是图13之后的半导体芯片的制造工序中的要部剖视图。
[0035]图15是本发明的一个实施方式的半导体芯片的要部俯视图。
[0036]图16是本发明的一个实施方式的半导体芯片的要部俯视图。
[0037]图17是本发明的一个实施方式的半导体芯片的要部俯视图。
[0038]图18是本发明的一个实施方式的半导体芯片的要部剖视图。
[0039]图19是本发明的一个实施方式的半导体芯片的要部剖视图。
[0040]图20是本发明的一个实施方式的半导体芯片的俯视图。
[0041]图21是表示对在半导体芯片中产生的应力进行模拟而得到的结果的曲线图。
[0042]图22是本发明的一个实施方式的半导体芯片的俯视图。
[0043]图23是本发明的一个实施方式的半导体芯片的俯视图。
[0044]图24是本发明的一个实施方式的半导体芯片的俯视图。
[0045]图25是本发明的一个实施方式的半导体芯片的俯视图。
[0046]图26是本发明的一个实施方式的半导体芯片的第I变形例的要部俯视图。
[0047]图27是本发明的一个实施方式的半导体芯片的第2变形例的要部俯视图。
[0048]图28是本发明的一个实施方式的半导体芯片的第2变形例的要部俯视图。
[0049]图29是本发明的一个实施方式的半导体芯片的第2变形例的要部剖视图。
[0050]图30是本发明的一个实施方式的半导体芯片的第2变形例的要部剖视图。
[0051]图31是本发明的另一实施方式的半导体芯片的要部剖视图。
[0052]图32是本发明的另一实施方式的半导体芯片的要部俯视图。
[0053]图33是本发明的另一实施方式的半导体芯片的要部俯视图。
[0054]图34是本发明的另一实施方式的半导体芯片的要部剖视图。
[0055]图35是本发明的另一实施方式的半导体芯片的要部剖视图。
[0056]图36是应力所导致的导电体图案的电阻值的变化的说明图。
[0057]图37是本发明的另一实施方式的半导体芯片的第3变形例的要部俯视图。
[0058]图38是本发明的另一实施方式的半导体芯片的第4变形例的要部俯视图。
[0059]图39是本发明的另一实施方式的半导体芯片的第4变形例的要部俯视图。
[0060]图40是本发明的另一实施方式的半导体芯片的第4变形例的要部剖视图。
[0061]图41是本发明的另一实施方式的半导体芯片的第4变形例的要部剖视图。
[0062]图42是本发明的另一实施方式的半导体芯片的要部剖视图。
[0063]图43是本发明的另一实施方式的半导体芯片的要部俯视图。
[0064]图44是本发明的另一实施方式的半导体芯片的要部俯视图。
[0065]图45是本发明的另一实施方式的半导体芯片的要部剖视图。
[0066]图46是本发明的另一实施方式的半导体芯片的要部剖视图。
[0067]图47是本发明的另一实施方式的半导体芯片的俯视布局图。
[0068]图48是本发明的另一实施方式的半导体芯片的俯视布局图。
[0069]图49是本发明的另一实施方式的半导体芯片的俯视布局图。
[0070]图50是本发明的另一实施方式的半导体芯片的俯视布局图。
【具体实施方式】
[0071]在以下的实施方式中，为了方便起见，在必要时分成多个部分或多个实施方式来说明，但除了特别明示的情况以外，它们之间并不是毫无关联的，而是一方为另一方的一部分或全部的变形例、详细、补充说明等的关系。另外，在以下的实施方式中，在言及要素的数等(包含个数、数值、量、范围等)的情况下，除了特别明示的情况以及原理上明确限定为特定数的情况等以外，并非限定为该特定数，而可以是特定数以上也可以是特定数以下。进而，在以下的实施方式中，该构成要素(也包含要素步骤等)，除了特别明示的情况以及原理上明确认为是必须的情况等以外，当然未必是必须的。同样地，在以下的实施方式中，在言及构成要素等的形状、位置关系等时，除了特别明示的情况以及原理上明确认为不是那样的情况等以外，也包含实质上近似于或类似于该形状等的形状等。这对于上述数值以及范围也是同样的。
[0072]以下，基于附图对本发明的实施方式进行详细说明。此外，在用于说明实施方式的全部附图中，对具有相同功能的部件标注相同的附图标记，省略其重复的说明。另外，在以下的实施方式中，除非特别必要，原则上不重复说明相同或同样的部分。
[0073]另外，在实施方式所使用的附图中，在剖视图中为了易于观察图面有时也会省略阴影。另外，即使在俯视图中为了易于观察图面有时也会标注阴影。
[0074](实施方式I)
[0075]<半导体器件的电路构成>
[0076]图1是构成本发明的一个实施方式的半导体器件的半导体芯片(半导体器件)CPl的俯视布局图，示出了在半导体芯片CPl中形成的电路块等的布局的一例。
[0077]构成本实施方式的半导体器件的半导体芯片CPl是形成(内置)有振荡电路的半导体芯片。另外，振荡电路以外的电路也形成(内置)在半导体芯片CPl中。
[0078]具体进行说明，半导体芯片CPl具有矩形的俯视形状，如图1所示，具有形成振荡电路(与后述的振荡电路OS对应)的振荡电路区域0S1。半导体芯片CPl还具有形成振荡电路以外的电路的区域。例如，半导体芯片CPl具有:形成RAM (Random Access Memory:随机读取存储器)的RAM区域RAMl、形成逻辑电路(logic circuit)的逻辑电路区域LOGl、和形成闪存(非易失性存储器)的闪存区域FLA1。半导体芯片CPl还具有:形成AD/DA转换器(交流-直流/直流-交流转换器)的AD/DA区域ADl、形成I/F电路的I/F电路区域IF1、和形成电源电路的电源电路区域PC1。另外，在半导体器件CPl的表面的周边部(外周部)，沿着半导体器件CPl的表面的四条边(边S1、S2、S3、S4)形成(配置、排列)有多个焊盘电极H)。各焊盘电极H)经由半导体器件CPl的内部布线层与振荡电路区域0S1、RAM区域RAM1、逻辑电路区域L0G1、闪存区域FLA1、AD/DA区域AD1、I/F电路区域IF1、电源电路区域PCl (的各电路)等电连接。
[0079]本实施方式的半导体芯片CPl是具有振荡电路的半导体芯片，具有振荡电路是必须的，但关于振荡电路以外的电路，能够根据需要进行变更。
[0080]<振荡电路的构成>
[0081]图2是表示本实施方式的半导体芯片CPl具有的振荡电路OS的电路图。图3是示意性地表示振荡部4的振荡信号(频率F)、开关SWl通断的切换、和电容Cl的电压(充电电压)Vb之间的关系的说明图。
[0082]图2所示的振荡电路OS具有电压-电流转换部2、电压生成部3和振荡部4。该振荡电路OS形成(内置)于上述半导体芯片CPl内。
[0083]电压-电流转换部(电压-电流转换电路部)2是利用基准电阻Rst将电压(输入电压、基准电压)转换成电流(输出电流、基准电流)的电路(电路部)。具体而言，当对电压-电流转换部2的运算放大器OPl输入基准电压Va时，基准电压Va被施加于基准电阻Rst上，由此生成基准电流Iref (在此，Iref = Va/Rl，其中Rl是基准电阻Rst的电阻值)，通过由多个晶体管构成的电流反射镜电路5使基准电流Iref放大N倍而成为电流(镜像电流)N.Iref，并从电压-电流转换部2输出。在此，电流N.Iref与基准电流Iref的N倍的电流对应。另外，基准电阻Rst在电压-电流转换部2中能够视为将电压(在此为基准电压Va)转换成电流(在此为基准电流Iref)的电阻。
[0084]电压生成部3是根据来自电压-电流转换部2的输入电流(在此为电流N.Iref)和振荡部4的振荡频率来生成电压的电路(电路部)。具体而言，从电压-电流转换部2输出的电流N.Iref被输入到电压生成部3的开关SWl。开关SWl与电容Cl、开关SW2和开关SW3相连，开关SWl通过控制开关SWl的开关控制信号7而被接通(导通)振荡部4的振荡频率F的1/F的时间。在即将接通开关SWl之前，开关SW2被接通而使电容Cl放电(放电状态的电容Cl的充电电压成为0V)，然后，在开关SW2断开的状态下使开关SWl接通，从而利用经由开关SWl流入电容Cl的电流N.Iref开始电容Cl的充电。也就是说，当开关SWl接通1/F的时间时，通过被输入来的电流N *Iref对电容Cl进行充电。当通过电流N.Iref充电了 1/F的时间后，电容Cl的电压(充电电压)成为电压(充电电压)Vb。在通过电流N ^Iref对电容Cl充电了 1/F的时间之后，断开开关SW1，此次接通开关SW3。开关SW3接通后，电容Cl的电压(充电电压)Vb被输入到运算放大器0P2。运算放大器0P2还被输入基准电压Vref，输出对所输入的电压Vb与基准电压Vref的电压差(差分)进行放大而得到的电压Vc。
[0085]振荡部4是以与来自电压生成部3的输入电压(在此为电压Vc)相应的频率进行振荡的振荡部(振荡电路部)。具体而言，从电压生成部3 (的运算放大器0P2)输出的电压Vc被输入到VCO(Voltage controlled Oscillator:压控振荡器)8，VC08以与该输入电压(在此为电压Vc)相应的频率(振荡频率)F输出振荡信号(即进行振荡)。VC08是通过电压控制振荡频率的振荡器，若输入到VCO的电压Vc发生变化，则与之相应地，VCO输出的振荡信号的频率F也发生变化。
[0086]振荡部4输出振荡信号(频率F的振荡信号)，并且还输出频率反馈信号。频率反馈信号经由控制电路(未图示)转换成开关控制信号7，该开关控制信号7控制电压生成部3的开关SWl。具体而言，在振荡部4的振荡频率(振荡部4输出的振荡信号的频率)为F时，对开关SWl进行控制以使开关SWl接通的时间为1/F。
[0087]在振荡部4(的VC08)的振荡频率F稳定的稳定状态下，由于电压生成部3的开关SWl接通的时间为1/F，因此电容Cl通过电流N.Iref充电1/F的时间，电容Cl的电压(充电电压)成为电压Vb，该电压Vb被输入到电压生成部3的运算放大器0P2。在向运算放大器0P2输入的输入电压为电压Vb时运算放大器0P2输出电压Vc，振荡部4接收来自运算放大器0P2的输入电压Vc，输出频率F的振荡信号。因此，在振荡部4(的VC08)的振荡频率F稳定的稳定状态下，由于总是通过电压Vc控制振荡部4 (的VC08)，因此振荡部4 (的VC08)能够稳定地输出频率F的振荡信号。
[0088]然而，振荡部4(的VC08)的振荡频率有时会由于某种原因而发生变动。也就是说，振荡部4 (的VC08)的振荡频率有时会由于某种原因而变得比频率F大或比频率F小。
[0089]假设振荡部4 (的VC08)的振荡频率从频率F增加而成为F+ △ F (在此将相对于频率F的增加量设为AF)。此时，振荡部4输出的频率反馈信号也发生变化，与之相应地控制开关SWl的开关控制信号7也发生变化，因此电压生成部3的开关SWl通过开关控制信号而接通的时间成为1/(F+AF)，比1/F短。因此，由于电容Cl通过电流N ^Iref以比1/F短的时间即1/(F+AF)被充电，所以电容Cl的电压(充电电压)成为比电压Vb小的电压Vb - Δ Vb (在此，将相对于电压Vb的减少量设为一Δ Vb)。因此，当开关SW3接通时电容Cl的电压(充电电压)Vb — AVb被输入到运算放大器0P2，运算放大器0P2接收比Vb小的输入电压即Vb — AVb，输出比电压Vc小的电压Vc — AVc (在此，将相对于电压Vc的减少量设为一 AVc)。因此，由于振荡部4(的VC08)被输入比电压Vc小的电压Vc — AVc,所以振荡部4 (的VC08)的振荡频率减小。由此，振荡部4 (的VC08)的振荡频率从F+ Δ F减小而返回到频率F。
[0090]另外，假设振荡部4 (的VC08)的振荡频率从频率F减小而成为F — Δ F (在此，将从频率F的减少量设为一 AF)。此时，振荡部4输出的频率反馈信号也发生变化，与之相应地控制开关SWl的开关控制信号7也发生变化，因此电压生成部3的开关SWl通过开关控制信号而接通的时间成为I/(F — AF)，Kl/F*。因此，由于电容Cl通过电流N.Iref以比1/F长的时间即1/(F — AF)被充电，所以电容Cl的电压(充电电压)成为比电压Vb大的电压Vb+AVb (在此，将相对于电压Vb的增加量设为AVb)。因此，当开关SW3接通时电容Cl的电压(充电电压)Vb+AVb被输入到运算放大器0P2，运算放大器0P2接收比Vb大的输入电压即Vb+ Δ Vb，输出比电压Vc大的电压Vc+ Δ Vc (在此，将相对于电压Vc的增加量设为AVc)。因此，由于振荡部4(的VC08)被输入比电压Vc大的电压Vc+AVc，所以振荡部4 (的VC08)的振荡频率增加。由此，振荡部4 (的VC08)的振荡频率从F — Δ F增加而返回到频率F。
[0091]Svcos的振荡频率始终稳定，则只要对VC08输入基准电压(恒定电压)而始终以相同的频率进行振荡即可，但实际上可能由于各种原因使VC08的振荡频率发生变动。因此，在本实施方式中，在电压生成部3中根据来自电压-电流转换部2的输入电流和振荡部4的振荡频率生成电压，将所生成的电压输入到振荡部(振荡电路部)4，以与其相应的频率使振荡部4振荡。由电压生成部3生成的电压根据振荡部4的振荡频率而被控制，并根据由电压生成部3生成的电压控制振荡部4的振荡频率，所以即使振荡部4的振荡频率发生变动，也能够对该变动进行反馈来控制振荡部4的振荡频率，因此能够抑制振荡部4的振荡频率的变动，能够以稳定的频率使振荡部4振荡。也就是说，能够使振荡部4 (的VC08)的振荡频率F稳定。
[0092]然而，在电压-电流转换部(电压-电流转换电路部)2中，通过对基准电阻Rst施加基准电压Va来生成基准电流Iref，与该基准电流Iref相应的电流(在此为电流N.Iref)从电压-电流转换部2输出后输入到电压生成部3，在电压生成部3中，根据来自电压-电流转换部2的输入电流(在此为电流N.Iref)和振荡部4的振荡频率生成电压。因此，假设电压-电流转换部2的基准电阻Rst的电阻值发生了变动，则导致由电压-电流转换部2生成的基准电流Iref发生变动，从电压-电流转换部2输出后输入到电压生成部3的电流(在此为电流N.Iref)也发生变动，因此由电压生成部3生成的电压(在此为电压Vc)也发生变动，最终导致振荡部4的振荡频率发生变动。也就是说，如果电压-电流转换部2的基准电阻Rst的电阻值发生变动，则会导致振荡部4的振荡频率的变动。例如，当基准电阻Rst的电阻值因某种原因而变大时，基准电流Iref变小，所以从电压-电流转换部2输出后输入到电压生成部3的电流(在此为电流N.Iref)也变小，电容Cl的电压(充电电压)Vb也降低，因此导致振荡部4的振荡频率降低。另外，例如，当基准电阻Rst的电阻值因某种原因而变小时，基准电流Iref变大，所以从电压-电流转换部2输出后输入到电压生成部3的电流(在此为电流N.Iref)也变大，电容Cl的电压(充电电压)Vb也变大，因此导致振荡部4的振荡频率增大。
[0093]因此，即使特意以在电压生成部3中根据来自电压-电流转换部2的输入电流和振荡部4的振荡频率生成电压(在此为电压Vc)、将所生成的电压输入到振荡部(振荡电路部)、并以与之相应的频率使振荡部4振荡的方式实现振荡频率F的稳定化，当基准电阻Rst的电阻值因某种原因发生变动时，振荡频率F也会发生变动。因此，重要的是尽可能排除基准电阻Rst的电阻值的变动原因。