阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]目前主流的显示装置一般采用扫描驱动的方式，即栅极驱动电路在各行子像素所连接的栅线上依次施加信号使各行子像素依次导通，并使用数据驱动电路在各列子像素所连接的数据线上施加数据电压从而将各个子像素对应的数据电压写入到各个子像素中，完成相应的发光控制。
[0003]由于数据驱动电路的成本比栅极驱动电路高出许多，现有技术中提出了一种双栅显示装置，参见图1为现有技术中的一种双栅显示装置的结构示意图，其中的每一列数据线Dm(m为1或2)连接两列子像素，且每一行子像素连接两行栅线Gnl和Gn2，其中偶数列(在图1中，每一行中的第2个子像素和第4个子像素)的子像素连接一行栅线Gnl，奇数列(在图1中，每一行中的第1个子像素和第3个子像素)的子像素连接另一行栅线Gn2。这样在栅线Gnl上施加栅极扫描信号时，能够将相应的数据电压写入到奇数列的子像素，在栅线Gn2上施加栅极扫描信号时，能够将相应的数据电压写入到偶数列的子像素。这样就减少了所需要数据驱动电路的个数。
[0004]图1中的双栅显示装置存在的一个问题是会造成薄膜晶体管的分布不均，如图1所示，在a区域，数据线所连接的相邻的两列子像素的距离较近，从而使得两个子像素中的薄膜晶体管距离较近；而在b区域，数据线所连接的相邻的两列子像素的距离较远，从而使得两个子像素中的薄膜晶体管距离较远。导致相应的显示装置的设计难度较大。
【发明内容】
[0005]本发明的一个目的在于解决上述技术问题。
[0006]第一方面，本发明提供了一种阵列基板，该阵列基板包括:
[0007]基底以及形成在所述基底上的多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线均不同；
[0008]每一列子像素中的各个子像素相互对齐，且其中的第η个子像素与相邻列子像素中的第η个子像素在行方向上不对齐；
[0009]其中，η为小于等于Τ的任意正整数，Τ为一列子像素所包含的子像素的行数。
[0010]进一步的，每一列子像素中的第η个子像素、该列子像素的相邻列子像素中的第η个子像素与和这两个子像素均相邻的一个子像素呈delta排列。
[0011]进一步的，每一个子像素包含一个子像素电极块和一个薄膜晶体管，该薄膜晶体管的源极连接对应的数据线，漏极连接该子像素电极块，栅极连接对应的栅线。
[0012]进一步的，连接到同一列数据线的两列子像素中，第一列子像素中的第η个子像素中的薄膜晶体管的源极和第二列子像素中的第η个子像素中的薄膜晶体管的源极相连。
[0013]进一步的，第一列子像素中的第η个子像素中的薄膜晶体管的沟道宽度与第二列子像素中的第η个子像素中的薄膜晶体管的沟道宽度不同。
[0014]进一步的，第一列子像素中的第η个子像素中的薄膜晶体管的沟道宽度大于第二列子像素中的第η个子像素中的薄膜晶体管的沟道宽度；
[0015]连接到每一列数据线的两列子像素中，第一列子像素子像素均为奇数列子像素，第二列子像素均为偶数列子像素；或者，第二列子像素子像素均为奇数列子像素，第一列子像素均为偶数列子像素。
[0016]进一步的，第一列子像素中的第η个子像素中的薄膜晶体管位于该子像素靠近第二列子像素中的第η个子像素的顶角处，第二列子像素中的第η个子像素中的薄膜晶体管位于该子像素靠近第一列子像素中的第η个子像素的顶角处。
[0017]进一步的，第一列子像素中的第η个子像素中的薄膜晶体管的沟道形状与第二列子像素中的第η个子像素中的薄膜晶体管的沟道形状不同。
[0018]进一步的，第一列子像素中的第η个子像素中的薄膜晶体管的沟道为“ I ”，第二列子像素中的第η个子像素中的薄膜晶体管的沟道形状为“L”形。
[0019]进一步的，连接到同一列数据线的两列子像素中，第一列子像素中的第η个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第二列子像素中的第η个子像素的侧边的中部，第二列子像素中的第η个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第一列子像素中的第η个子像素的侧边的中部。
[0020]进一步的，所述数据线包括位于列方向的主体部分和位于行方向的连接部分；连接到同一列数据线的两列子像素中，第一列子像素中的第η个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第二列子像素的第η个子像素的侧边的中部；第二列子像素中的第η个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第一列子像素的第η个子像素的侧边的中部；各个薄膜晶体管通过数据线的连接部分连接到数据线的主体部分。
[0021]进一步的，每一条数据线为直线状，每一条栅线呈方波状；任意在列方向上相邻的两个子像素之间设置有两条栅线，每一个子像素均位于所连接的方波状栅线的一个开口中。
[0022]第二方面，本发明还提供了一种制作阵列基板的方法，包括:
[0023]在基底上形成多行栅线、多列数据线和多个子像素；其中，每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的第η个子像素与另一列子像素中的第η个子像素连接不同的栅线；其中，η为小于等于Τ的任意正整数，Τ为所述阵列基板所包含的子像素的行数；
[0024]每一列子像素中的各个子像素相互对齐，且其中的第η个子像素与相邻列子像素中的第η个子像素在行方向上不对齐。
[0025]第三方面，本发明提供了一种显示装置，包括上述任一项所述的阵列基板。
[0026]本发明提供的阵列基板中，每一列子像素中的各个子像素相互对齐，且其中的第η个子像素与相邻列子像素中的第η个子像素在行方向上不对齐。这样能够使得在不同区域内，相邻两个子像素的薄膜晶体管之间的距离相同，从而避免双栅驱动电路中薄膜晶体管分布不均的问题。
【附图说明】
[0027]图1为现有技术中的一种双栅显示装置的结构示意图；
[0028]图2为本发明实施例一提供的一种显示装置的结构示意图；
[0029]图3为本发明实施例二提供的一种显示装置的结构示意图；
[0030]图4为本发明实施例三提供的一种显示装置的结构示意图；
[0031]图5为本发明实施例四提供的一种显示装置的结构示意图；
[0032]图6为本发明实施例五提供的一种显示装置的结构示意图。
【具体实施方式】
[0033]下面结合附图和实施例，对本发明的【具体实施方式】作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0034]第一方面，本发明提供了一种阵列基板，该阵列基板包括:
[0035]基底以及形成在所述基底上的多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线不同；
[0036]每一列子像素中的各个子像素相互对齐，且其中的第η个子像素与相邻列子像素中的第η个子像素在行方向上不对齐；其中，η为任意小于Τ的正整数，Τ为所述阵列基板所包含的子像素的行数。
[0037]本发明提供的显示基板中，每一列子像素中的各个子像素相互对齐，且其中的第η个子像素与相邻列子像素中的第η个子像素在行方向上不对齐。这样能够使得在不同区域内，相邻两个子像素的薄膜晶体管之间的距离相同