用于倒装芯片封装的暴露的、可焊接的散热器的制造方法
【专利说明】用于倒装芯片封装的暴露的、可焊接的散热器
[0001]相关申请的交叉引用
[0002]本申请基于2014年8月1日提交的标题为“Exposed Backside Heat-Spreaderfor Embedded Die Package”、申请号为62/032，347的美国临时专利申请并要求其作为优先权。通过引用将该申请的全部内容并入本文。
技术领域
[0003]本公开涉及集成电路封装技术，包括倒装芯片封装、以及用于安装到印制电路板(PCB)上的其它类型的封装。
【背景技术】
[0004]集成电路封装(例如嵌入式管芯(die)封装和倒装芯片封装)可包含半导体管芯，该半导体管芯上装配有一个或多个电子电路。可使半导体管芯嵌入(例如在嵌入式管芯封装中)、或者附接到接线框上(例如在倒装芯片封装中)。在单个封装中可以堆叠有多个半导体管芯。
[0005]在运行过程中，这些封装中的电子电路会产生相当大的热量。如果不能迅速地将该热量排除，电子电路可能会被毁坏和/或不能正确运行。因此，该热量的快速排除是非常重要的。
[0006]曾经使用薄的侧面传导轨线来排除热量。但是，它们可能无法按照需要或期望而尽快排除热量。它们还可能增加集成电路封装的连接需求的复杂性。
【发明内容】
[0007]一种倒装芯片封装，其可包括半导体管芯、散热器、和密封材料。半导体管芯可包含电子电路和到该电子电路的暴露的电气连接。散热器可以是导热的，并且具有第一外表面和与第一外表面实质上平行的第二外表面。可以以热传导方式将第一外表面贴附于半导体管芯的硅侧的所有部分。密封材料可以是非导电的，并且除了散热器的第二表面，其可以将半导体管芯和散热器完全密封。散热器的第二表面可以是可焊接的，并且可构成倒装芯片封装的外表面的一部分。
[0008]通过审阅下面的对于示例性实施例、附图、和权利要求的详细描述，以上这些、以及其它的组件、步骤、特征、目的、益处、和优点将会得以显现。
【附图说明】
[0009]附图示出了示例性实施例。它们未示出所有的实施例。可添加或替代性地使用其它实施例。为了节省空间或更有效的说明，显而易见或不必要的细节将会被省略。可使用额外的组件或步骤和/或不使用所示出的全部组件或步骤来实践某些实施例。相同的数字出现在不同附图中时，该数字指的是相同或相似的组件或步骤。
[0010]图1A至图1R示出了制造集成电路封装的过程的一个实例，该集成电路封装例如为嵌入式管芯封装，它包含具有可焊接表面的散热器，可焊接表面构成集成电路封装的外表面的一部分。
[0011 ] 图2A至图21示出了用于制造集成电路封装的过程的一个实例，该集成电路封装例如为嵌入式管芯封装，它包括多个布线层(routing layer)并包含具有可焊接表面的散热器，可焊接表面构成了集成电路封装的外表面的一部分。
[0012]图3A至图3B各自示出了不同类型的集成电路封装，这些集成电路封装例如为倒装芯片封装，其各自包含具有可焊接表面的散热器，该可焊接表面构成了集成电路封装的外表面的一部分。
【具体实施方式】
[0013]现在将会对示例性实施例进行描述。还可以额外或者替代性地使用其它的实施例。为了节省空间或者更有效的说明，可省略显而易见的或不必要的细节。可在使用额外的组件或步骤和/或不使用所描述的全部组件或步骤的情况下实践某些实施例。
[0014]图1A至图1R示出了制造集成电路封装的过程的一个实例，该集成电路封装例如为嵌入式管芯封装，它包含散热器104b，散热器104b具有可焊接表面120，可焊接表面120构成集成电路封装的外表面122的一部分。内部半导体管芯108的硅侧可电性地且热性地贴附到散热器104b的内表面上。该封装可使得能够利用传统的表面安装技术(SMT)将内部半导体管芯108的硅侧热连接且电气连接至印制电路板(PCB)。散热器104b的贴附到半导体管芯108上的表面面积可大于半导体管芯108的贴附散热器104b的表面的面积，从而增加散热面积。散热器104b的可焊接表面120可焊接到安装了集成电路封装的PCB上。图1A至图1R中示出的过程可使用模制互连衬底(MIS)技术。
[0015]在图1A中，贱金属层101 (可将其替换为载体层)可充当用于电镀种子层的衬底。可使用光刻胶膜102 (例如，干膜薄片光刻胶)对贱金属层101进行图案化，并对贱金属层101进行处理从而将下面的贱金属区103a、103b、和103c暴露出来用于电镀，如图1B中所示。可使用例如激光直写、显影、和蚀刻步骤来实现光刻胶处理。
[0016]如图1C中所示，可对开放的贱金属区103a、103b、和103c进行电镀从而提供传导区域104a和104c以及散热器104b，它们可充当到半导体管芯108的电气连接。传导区域104a和104c以及散热器104b可以具有任何厚度，例如可以具有5微米到100微米之间的厚度。取而代之，可使用不同的方法来制造传导区域104a和104c以及散热器104b，例如可使用沉积处理、溅射的方法。
[0017]可随后将这些传导区域之一(例如散热器104b)附着到半导体管芯108的底部并使其充当与半导体管芯108连接的散热器，如后面将会讨论的。散热器104b可由导热材料制成，即可由导热系数可大于2.0W/mK、但是不小于0.4ff/mK的材料制成。
[0018]构成散热器104b的材料也可以是传导性的和可焊接的，例如当该材料是金属(例如铜)时。
[0019]可提供第二层互连导体。为此，可提供第二光刻胶膜105，如图1D中所示。可以以与光刻胶膜102实质上相同的方式对光刻胶膜105(例如，干膜薄片光刻胶)进行处理，例如使用传统的激光直写、显影、和蚀刻步骤。如图1E中所示，蚀刻步骤可在光刻胶膜105a、105b、和105c中制造开放区域106a和106b。随后可对这些开放区域106a和106b进行电镀从而提供传导“立柱”层107a和107b，如图1F中所示，传导“立柱”层可以具有任何厚度，例如可以具有75微米至225微米之间的厚度。随后可将光刻胶膜105a、105b、和105c移除，如图1G中所不。
[0020]可利用粘结层109将半导体管芯108的硅侧的所有部分贴附到散热器104b上，如图1H中所示。
[0021]半导体管芯108可具有于其上制造的其自己的互连传导结构110a和110b。互连传导结构110a和110b可具有任何厚度，例如可具有3微米到100微米之间的厚度。
[0022]半导体管芯108可以是任何类型的。例如，半导体管芯108可以是硅、砷化镓、CMOS、DM0S、或类似材料的。半导体管芯108可具有任何尺寸。例如，半导体管芯108可具有75微米到200微米之间的厚度。
[0023]粘结层109可具有任何尺寸。例如，粘结层109可横跨半导体管芯108的硅侧的全部区域。粘结层109可以是导热的、导电的、和可焊接的材料，例如可以为Ablestik84-1LMISR4环氧或SnSb焊剂。粘结层109可具有任何厚度，例如可具有6微米至75微米之间的厚度。
[0024]随后可使用非导电密封材料111对贱金属层101进行注模，如图1I中所示。密封材料111可完全覆盖和延伸到立柱层107a和107b以及互连传导结构110a和110b的顶部。例如，密封材料111的高度可以在60微米至600微米之间。
[0025]可对密封材料111进行平坦化或磨削从而露出“立柱”层107a和107b以及互连传导结构110a和110b的顶部，如图1J所示。完全的暴露可能需要例如从密封材料111的顶部去除50微米至500微米。如果互连传导结构110a和110b的顶部不够高，则可能需要例如利用激光钻入钻入到密封材料111中，从而达到它们的位置。取而代之的是可增加额外的传导立柱。
[0026]可在暴露的导体的顶部，例如通过电镀或溅射，增加额外的传导布线层112，如图1K中所示，从而将立柱层107a和107b分别电气连接至互连传导结构110a和110b。为了将传导布线层112图案化，可提供光刻胶层113，如图1L中所示。
[0027]可再次使用传统的光刻胶处理、显影、和蚀刻来提供开口 118a、118b和118c，从而能够对传导布线层112进行蚀刻，如图1M中所示。
[0028]随后可使用任何适当的蚀刻处理对传导布线层112进行蚀刻，如图1N中所示。随后可将光刻胶层113a和113b移除，如图10中所示。如果需要，可使用研磨处理对经蚀刻而暴露的传导布线层112进行平坦化。通过重复上面结合图1K至图1N描述的处理步骤一次或多次，可增加用于制造额外的传导层的额外图案化处理。
[0029]图10还示出了有机可焊性防护层(0SP)或抗变色层114a和114b，它们可通过类似的光刻处理提供，从而允许附接一个或多个额外的组件。额外的组件可包括例如无源电路元件和/或另一 MIS技术封装的器件。
[0030]图1P示出了通过结构116a和116b与由0SP层形成的抗变色层114a和114b电气连接的额外的电子组件115，其中结构116a和116b可以是例如阻焊材料。通过重复一个或多个前面的步骤(例如图10和图1P中所示的步骤)，可包括额外的阻焊、组件附接和/或其它可图案化的绝缘材料。
[0031]可使用非传导密封材料117通过注模将得到的结构完全封住，如图1Q中所示。注模可形成具有任何厚度的罩子，例如可具有500微米至4000微米之间的厚度。
[0032]可通过蚀刻选择性地将全部或部分贱金属层101移除。图1R示出了其中一部分的移除。可使用适当的引线精加工(lead finish)对传导区域104a和104c的暴露表面以及散热器104b的暴露的可焊接表