半导体器件的制作方法
【专利说明】半导体器件
[0001]本申请基于并要求2014年9月16日提交的在先日本专利申请N0.2014-188157的优先权的权益，该申请的全部内容通过引用包含于此。
技术领域
[0002]这里说明的实施方式全面涉及半导体器件。
【背景技术】
[0003]在电气设备等中，以得到一定的电压为目的而使用半导体器件(例如，齐纳二极管)。齐纳二极管的击穿电压一般对温度具有依赖性。特别是，在击穿电压高的半导体器件中，温度的变化所引起的击穿电压的变动也大。当击穿电压的温度依赖性大时，导致在低温条件下或高温条件下击穿电压从期望的值偏离大。其结果，使用了齐纳二极管的电气设备有可能不会正常地动作。
[0004]因此，期待对这种半导体器件的击穿电压的温度依赖性进行补偿的技术。
【发明内容】
[0005]实施方式提供一种击穿电压的温度依赖性小的半导体器件。
[0006]根据一个实施方式，半导体器件具备第1半导体区域、多个第2半导体区域、多个第3半导体区域、分离区域、第1电极、第2电极、以及第3电极。第2半导体区域选择性地设置在第1半导体区域上。第3半导体区域选择性地设置在第1半导体区域上。第3半导体区域与第2半导体区域邻接。分离区域设置在第1半导体区域内，位于相邻的第2半导体区域之间以及相邻的第3半导体区域之间。第1电极连接与分离区域相邻的第2半导体区域和第3半导体区域。第2电极连接于第2半导体区域。第3电极连接于第3半导体区域。
[0007]根据上述结构的半导体器件，能够提供一种击穿电压的温度依赖性小的半导体器件。
【附图说明】
[0008]图1是第1实施方式的半导体器件的截面图。
[0009]图2是第1实施方式的半导体器件的俯视图。
[0010]图3是第2实施方式的半导体器件的截面图。
[0011]图4是第3实施方式的半导体器件的截面图。
[0012]图5是第4实施方式的半导体器件的截面图。
[0013]图6是第5实施方式的半导体器件的截面图。
[0014]图7是第6实施方式的半导体器件的截面图。
[0015]图8是第6实施方式的半导体器件的俯视图。
[0016]图9是第7实施方式的半导体器件的截面图。
[0017]图10是第7实施方式的半导体器件的俯视图。
[0018]图11是第8实施方式的半导体器件的截面图。
[0019]图12是第8实施方式的半导体器件的俯视图。
[0020]图13是第9实施方式的半导体器件的截面图。
[0021]图14是第9实施方式的半导体器件的俯视图。
[0022]图15是第10实施方式的半导体器件的俯视图。
[0023]图16是第11实施方式的半导体器件的截面图。
[0024]图17是第11实施方式的半导体器件的俯视图。
[0025]图18是第12实施方式的半导体器件的截面图。
[0026]图19是第13实施方式的半导体器件的截面图。
【具体实施方式】
[0027]下面，参照【附图说明】本发明的各实施方式。
[0028]此外，附图是示意性或者概念性的，各部分的厚度和宽度的关系、部分之间的大小的比例等未必与现实相同。另外，即使在表示相同的部分的情况下，也有时在附图中相互的尺寸、比例被表现为不同。
[0029]各附图中的箭头X、Y、Z表示相互正交的三个方向，例如箭头X表示的方向(X方向)、箭头Y表示的方向(Y方向)是与半导体基板的主面平行的方向，箭头Z表示的方向(Z方向)表示与半导体基板的主面垂直的方向。
[0030]此外，在本申请的说明书和各图中，对与已经说明的要素相同的要素，附加相同的符号并适当省略详细的说明。
[0031]在下面的说明中，n+、n以及p+、p的表述表示各导电类型中的杂质浓度的相对的高低。即，n+表示与η相比η型的杂质浓度相对地高。另外，ρ +表示与ρ相比ρ型的杂质浓度相对地高。
[0032]关于下面说明的各实施方式，也可以使各半导体区域的ρ型和η型反转，使阳极以及阴极的极性反转而实施各实施方式。
[0033](第1实施方式)
[0034]图1是第1实施方式的半导体器件100的截面图。
[0035]图2是第1实施方式的半导体器件100的俯视图。
[0036]图1是图2中的Α-Α’截面图。
[0037]在图2中，省略了绝缘层、保护层等。另外，在图2中，为了示出各半导体区域和电极的位置关系，透过电极进行了图示。在图2中，各半导体区域以及分离区域用虚线来表示，电极用实线来表示。
[0038]半导体器件100具备半导体基板(半导体基板1)、第1电极(电极11)、第2电极(阳极电极13)、以及第3电极(阴极电极15)。
[0039]半导体基板具备第1半导体区域(ρ型半导体区域4)、包括第1导电类型的第2半导体区域(Ρ+型半导体区域5)及第2导电类型的第3半导体区域(η +型半导体区域7)的多个二极管、分离区域(分离区域9)、以及第4半导体区域(η型半导体区域3)。
[0040]半导体基板1 (以下简称为基板1)例如是以硅为主成分的基板。在基板1设置有各半导体区域。
[0041]基板1具有η型半导体区域3。在η型半导体区域3上设置有ρ型半导体区域4。例如通过在包含硅的η型半导体基板上外延生长ρ型的半导体层，从而形成ρ型半导体区域4。或者，通过在η型半导体基板的表面将ρ型的杂质进行离子注入来形成。
[0042]ρ+型半导体区域5选择性地设置在ρ型半导体区域4上。另外，ρ +型半导体区域5设置在基板1的表面。如图2所示，ρ+型半导体区域5向X方向延伸。在相对X方向正交的Υ方向上设置了多个Ρ+型半导体区域5。
[0043]ρ+型半导体区域5的ρ型杂质浓度高于ρ型半导体区域4的ρ型杂质浓度。ρ +型半导体区域5的表面的ρ型杂质浓度成为电气性地可得到欧姆特性的程度的杂质浓度。
[0044]ρ+型半导体区域5是例如通过在ρ型半导体区域4上选择性地离子注入ρ型的杂质而形成的。
[0045]η+型半导体区域7选择性地设置在ρ型半导体区域4上。η +型半导体区域7设置在基板1的表面。η+型半导体区域7向X方向延伸。在Υ方向上设置了多个η +型半导体区域7。η+型半导体区域7在Υ方向上与ρ+型半导体区域5邻接而形成ρη结。S卩，相互邻接的Ρ+型半导体区域5和η +型半导体区域7构成了二极管D。在图1所示的例子中，在ρ型半导体区域4上设置有五个二极管D。
[0046]η+型半导体区域7的η型杂质浓度高于ρ型半导体区域4的ρ型杂质浓度。η +型半导体区域7的表面的η型的杂质浓度与ρ+型半导体区域5同样地，成为电气性地可得到欧姆特性的程度的杂质浓度。η+型半导体区域7的η型的杂质浓度例如与ρ +型半导体区域5的ρ型的杂质浓度相等。但是，如果能够得到作为二极管的功能，则η+型半导体区域7的η型的杂质浓度也可以不同于ρ+型半导体区域5的ρ型的杂质浓度。
[0047]η+型半导体区域7是例如通过在ρ型半导体区域4上选择性地离子注入η型的杂质而形成的。
[0048]二极管D也可以将η型半导体区域3设为ρ型的半导体区域，并将ρ型半导体区域4设为η型的半导体区域，而形成在η型的半导体区域4中。
[0049]分离区域9设置在相邻的二极管D之间。分离区域9向X方向延伸、且在Υ方向上设置了多个。
[0050]在本实施方式中，分离区域9设置成从ρ型半导体区域4的表面(基板1的表面)到达至η型半导体区域3。但是，分离区域9也可以并非到达至η型半导体区域3。在分离区域9的前端与η型半导体区域3的距离小的情况下，与分离区域9到达至η型半导体区域3的情况同样地，半导体器件100能够进行动作。
[0051]分离区域9是例如通过向形成于基板1的沟槽埋入绝缘材料而形成的。
[0052]电极11设置在基板1上。电极11连接于一个二极管D的ρ+型半导体区域5以及与其相邻的二极管D的η+型半导体区域7。即，电极11连接了与一个分离区域9相邻的Ρ+型半导体区域5和η+型半导体区域7。通过电极11，多个二极管D被串联地连接。SP，经由分离区域9而相邻的p+型半导体区域5和η +型半导体区域7被电连接。
[0053]电极11向X方向延伸，且在Υ方向上设置了多个。电极11与ρ+型半导体区域5以及η+型半导体区域7同样地向X方向延伸，从而能够增大与ρ +型半导体区域5以及η +型半导体区域7的接触面积，降低电阻。
[0054]被串联地连接的多个二极管D中的位于阳极端的二极管的p+型半导体区域5连接于阳极电极13。
[0055]被串联地连接的多个二极管D中的位于阴极端的二极管的n+型半导体区域7连接于阴极电极15。
[0056]作为电极11、阳极电极13以及阴极电极15的材料，例如能够使用金属、多晶硅。作为将金属用作各电极的材料时的一个例子，各电极包含设置在基板1上的Ti和设置在Ti上的A1。
[0057]在基板1的表面，在电极11与各半导体区域的接触部分以外的区域设置有绝缘层
17。绝缘层17例如设置在分离区域9与电极11之间、以及p+型半导体区域5和η +型半导体区域7的ρη结界面的正上方。作为绝缘层17的材料，例如能够使用氧化硅。
[0058]在电极11上以及绝缘层17上设置有保护层19。作为保护层19的材料，例如能够使用聚酰亚胺。
[0059]下面说明本实施方式的作用以及效果。
[0060]相对于阴极电极15，向阳极电极13施加正的电位时，各二极管D被施加正向电压。此时，在各二极管D中发生电压的下降。向二极管施加了正向电压时的下降电压对温度具有依赖性。具体地说，常温下的下降电压约为0.7V，每当温度上升1°C时，下降电压变小约
2.5mV0
[0061]在二极管D被串联地连接的情况下，各二极管D的温度依赖