S的栅极Ila和第一走线所在膜层，与NMOS的栅极Ilb和第二走线所在膜层之间设置有至少一层绝缘层。当然，使PMOS的栅极I Ia和第一走线所在膜层，与NMOS的栅极I Ib和第二走线所在膜层之间设置有至少一层绝缘层的实现方式不局限于以上所述，此处不再一一赘述。
[0049]下面本发明实施例以PMOS具有底栅结构，匪OS具有顶栅结构为例，对阵列基板上PMOS所在区域和NMOS所在区域的具体结构进行详细描述，需要说明的是，NMOS具有底栅结构，PMOS具有顶栅结构时，阵列基板上PMOS所在区域和匪OS所在区域的具体结构可以参照以下内容获得，本发明实施例不再进行赘述。
[0050]示例性地，如图1所示，在PMOS所在区域，阵列基板包括依次层叠设置于衬底基板1上的PMOS的栅极11 a、第一栅极绝缘层12、PMOS的有源层13a、第二栅极绝缘层14、层间绝缘层15、同层设置的PMOS的源极16a和漏极17a，阵列基板还包括贯穿层间绝缘层15和第二栅极绝缘层14的第一过孔Hl，以及贯穿层间绝缘层15和第二栅极绝缘层14的第二过孔H2，PMOS的源极16a通过第一过孔Hl与PMOS的有源层13a连接，PMOS的漏极17a通过第二过孔H2与PMOS的有源层13a连接。上述第一栅极绝缘层12不仅能够将PMOS的栅极Ila所在膜层和PMOS的有源层13a所在膜层绝缘，还能够在当PMOS的有源层13a的材质为通过非晶硅晶化得到的多晶硅时，第一栅极绝缘层12保护衬底基板10在非晶硅的晶化过程中不受损坏。
[0051 ]进一步地，本发明实施例中优选，如图1所示，PMOS的栅极I Ia包括同层设置的PMOS的第一子栅极和PMOS的第二子栅极，PMOS的有源层13a包括位于依次连接的PMOS的第一欧姆接触区131 a、PMOS的沟道区132a和PMOS的第二欧姆接触区133a。
[0052]其中，PMOS的沟道区132a的材质可以为多晶硅，PMOS的第一欧姆接触区131a和PMOS的第二欧姆接触区133a可以通过离子注入的方式向多晶硅中注入B元素等，对多晶硅进行P+惨杂获得。
[0053]上述PMOS的栅极I Ia包括PMOS的第一子栅极和PMOS的第二子栅极的目的在于，使整个PMOS相当于两个PMOS的串联，以有效减小PMOS的漏电流，提高PMOS的性能，进而提高栅极驱动电路的性能;设置PMOS的第一欧姆接触区131 a和PMOS的第二欧姆接触区13 3a的目的在于，减小PMOS的源极16a和PMOS的漏极17a与PMOS的有源层13a之间的接触电阻，提高PMOS的工作电流，提尚PMOS的性能，进而提尚棚■极驱动电路的性能。
[0054]示例性地，如图1所示，在NMOS所在区域，阵列基板包括依次层叠设置于衬底基板10上的第一栅极绝缘层12、匪OS的有源层13b、第二栅极绝缘层14、NM0S的栅极11b、层间绝缘层15、同层设置的NMOS的源极16b和漏极17b，阵列基板还包括贯穿层间绝缘层15和第二栅极绝缘层14的第三过孔H3，以及贯穿层间绝缘层15和第二栅极绝缘层14的第四过孔H4，WOS的源极16b通过第三过孔H3与匪OS的有源层13b连接，NMOS的漏极17b通过第四过孔H4与NMOS的有源层13b连接。类似地，上述第一栅极绝缘层12不仅能够将NMOS的栅极I Ib所在膜层和NMOS的有源层13b所在膜层绝缘，还能够在当NMOS的有源层13b的材质为通过非晶硅晶化得到的多晶硅时，第一栅极绝缘层12保护衬底基板10在非晶硅的晶化过程中不受损坏。
[0055]进一步地，本发明实施例中优选，如图1所示，NMOS的栅极IIb包括同层设置的NMOS的第一子栅极和NMOS的第二子栅极，NMOS的有源层13b包括依次连接的NMOS的第一欧姆接触区131b、匪OS的第一轻掺杂区132b、匪OS的第一子有源层133b、匪OS的第二轻掺杂区134b、匪OS的第二子有源层135b、匪OS的第三轻掺杂区136b、匪OS的第三子有源层137b、NMOS的第四轻掺杂区138b和NMOS的第二欧姆接触区139b，NM0S的第一子栅极与匪OS的第一子有源层133b对应，NMOS的第二子栅极与NMOS的第三子有源层137b对应。
[0056]其中，NM0S的第一子有源层133b和匪OS的第三子有源层137b的材质可以为多晶硅，匪OS的第一欧姆接触区131b和NMOS的第二欧姆接触区139b可以通过离子注入的方式向多晶硅中注入一定量的P元素，即对多晶硅进行N+掺杂获得。匪OS的第一轻掺杂区132b、NMOS的第二轻掺杂区134b、NM0S的第三轻掺杂区136b和匪OS的第四轻掺杂区138b可以通过离子注入的方式向多晶硅中注入较少的P元素，即对多晶硅进行N+轻掺杂获得。
[0057]上述匪OS的栅极IIb包括匪OS的第一子栅极和匪OS的第二子栅极的目的在于，使整个NMOS相当于两个NMOS的串联，以有效减小NMOS的漏电流，提高NMOS的性能，进而提高栅极驱动电路的性能；用以作为沟道的NMOS的第一子有源层133b和NMOS的三子有源层137b的两端分别设置有轻掺杂区的目的在于，有效减小NMOS的漏电流，提高NMOS的性能，进而提高栅极驱动电路的性能;设置NMOS的第一欧姆接触区131b和匪OS的第二欧姆接触区139b的目的在于，减小匪OS的源极16b和匪OS的漏极17b与匪OS的有源层13b之间的接触电阻，提高NMOS的工作电流，提高NMOS的性能，进而提高栅极驱动电路的性能。
[0058]进一步地，如图1所示，本发明实施例中的阵列基板还包括位于衬底基板1和第一栅极绝缘层12之间的光线遮挡结构18，光线遮挡结构18与NMOS的第一子有源层133b和NMOS的第三子有源层137b对应，以将背光模组发出的光线遮挡，避免光线对用以作为沟道的NMOS的第一子有源层133b和NMOS的第三子有源层137b造成影响，进而避免光线对NMOS的电流的影响，尤其是对漏电流的影响，有助于维持NMOS性能的稳定，进而提高栅极驱动电路的性能。
[0059]由于光线遮挡结构18位于衬底基板10和第一栅极绝缘层12之间，？1?)5的栅极11&也位于衬底基板10和第一栅极绝缘层12之间，因此，本发明实施例中选择光线遮挡结构18的材质为遮光金属，此时，光线遮挡结构18可以和PMOS的栅极Ila同时形成，以简化阵列基板的制作方法。
[0060]需要补充的是，本发明实施例中，未对阵列基板的显示区域的具体结构进行限定，本领域技术人员可以根据实际需要进行选择。
[0061]本发明实施例还提供一种显示装置，该显示装置包括以上所述的阵列基板。该显示装置包括以上所述的阵列基板。由于该显示装置包括如上所述的阵列基板，因此，该显示装置具有和上述阵列基板相同的有益效果，此处不再进行赘述。该显示装置可以为:液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0062]实施例二
[0063]本发明实施例提供一种阵列基板的制作方法，该制作方法用以制作实施例一中所述的阵列基板，具体地，该阵列基板的制作方法包括:
[0064]步骤S1、提供一衬底基板10，衬底基板10包括显示区域和非显示区域，该衬底基板10可以为透明的玻璃基板或者石英基板。
[0065]步骤S2、在衬底基板10的非显示区域上，形成包括PMOS的栅极11a、第一走线和光线遮挡结构18的图形，例如，可以通过溅射法在衬底基板10上沉积第一金属层，经过构图工艺形成包括PMOS的栅极11a、第一走线和光线遮挡结构18的图形。如无特殊说明，本发明实施例中的构图工艺均包括涂布光刻胶、掩膜、曝光、显影、刻蚀和剥离光刻胶的步骤。
[0066]步骤S3、形成第一栅极绝缘层12，第一栅极绝缘层12的材质可以为氮化硅或者氧化娃。
[0067]步骤S4、形成包括PMOS的有源层13a和NMOS的有源层13b的图形，例如，可以先在第一栅极绝缘层12上沉积一层非晶硅，然后通过准分子激光退火(ELA)工艺，使非晶硅转变为多晶娃。
[0068]步骤S5、形成第二栅极绝缘层14，第二栅极绝缘层14的材质可以为氮化硅或者氧化娃。
[0069]步骤S6、形成包括匪OS的栅极Ilb和第二走线的图形，例如，可以通过溅射法沉积第二金属层，经过构图工艺形成包括NMOS的栅极Ilb和第二走线的图形。
[0070]步骤S7、形成PMOS的第一欧姆接触区131a、PM0S的第二欧姆接触区133a，NM0S的第一欧姆接触区131b、W0S的第二欧姆接触区139b，W0S的第一轻掺杂区132b、NM0S的第二轻掺杂区134b、NMOS的第三轻掺杂区136b和NMOS的第四轻掺杂区138b。
[0071]示例性地，在第一次离子注入工艺中，向PMOS的有源层13a中用以与PMOS的源极16a和PMOS的漏极17