0081]然后，如图3(g)所示，可以第二遮蔽层(2021、2011)为掩模，依次对刻蚀阻挡层2005(如果有的话)以及衬底2001(具体地，SOI层2001-3)进行选择性刻蚀如RIE。这样，在衬底2001中形成了一大致竖直的侧壁，该侧壁随后将构成鳍的另一个侧壁(在该示例中，鳍的右侧侧壁)。在此，对衬底2001的刻蚀可以停止于埋入绝缘层2001-2。于是，得到了鳍F。
[0082]接着，如图3(h)所示，可以在埋入绝缘层2001-2上形成针对第二栅的第二牺牲材料层2027。第二牺牲材料层2027的材料可以不同于第一牺牲材料层2019的材料，以便随后提供刻蚀选择性。对此，例如可以参见以上结合图2 (I)的描述。
[0083]这样，完成了对鳍第二侧的处理。然后，可以对第一牺牲材料层2019和第二牺牲材料层2027进行构图，以形成牺牲栅。
[0084]为此，可以先形成一硬掩模层。具体地，如图3(i)所示，可以在第二牺牲材料层2027上形成氮化物层2029。这样，第二材料层2021和氮化物层2029(在该示例中，它们均为氮化物)一起构成了硬掩膜层。接着，可以对硬掩膜层进行构图，以形成与将要形成的牺牲栅相对应的形状。对此，例如可以参见以上结合图2011)3(!!/ )3(11)3(1/ )和2(0)的描述。
[0085]在如上所述形成鳍F和牺牲栅之后，可以进行器件其他部分的制造。之后，可以去除牺牲栅，以形成最终的栅结构，包括第一栅和第二栅。
[0086]具体地，如图3(j)所示，可以在埋入绝缘层2001-2上形成进一步的电介质层2031(例如，氧化物)。然后，分别去除第一牺牲材料层2019和第二牺牲材料层2027，并分别向由于他们的去除而留下的空间中填充第一栅和第二栅。如图3(k)所示，第一栅可以包括第一栅介质层2045和第一栅电极层2047，第二栅可以包括第二栅介质层2033、导电层2035(可选)、负电容材料层2037、导电层2039(可选)和第二栅电极层2041。对此，例如可以参见以上结合图2(p)_2(u)的描述。
[0087]还可以形成与其他部件的接触部。例如，如图3(1)所示，可以在如图3(k)所示的形成有FinFET(包括第一栅和第二栅)和负电容配置的衬底上形成层间电介质层2049(例如，氮化物)，并在其中形成接触部2051-1和2051-2。对此，例如可以参见以上结合图2(v)的描述。
[0088]根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成多个这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(1C)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、平板电脑(PC)、个人数字助手(PDA)等。
[0089]根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造半导体器件的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
[0090]在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
[0091]以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
【主权项】
1.一种鳍式场效应晶体管FinFET，包括: 在衬底上沿第一方向延伸的鳍； 在衬底上鳍的第一侧沿与第一方向相交的第二方向延伸从而与鳍相交的第一栅； 在衬底上鳍的与第一侧相对的第二侧沿第二方向延伸从而与鳍相交且与第一栅相对的第二栅;以及 与第二栅串联连接的负电容器。2.根据权利要求1所述的FinFET，其中，负电容器的电容绝对值小于第二栅所导致的第二栅电容。3.根据权利要求2所述的FinFET，其中，负电容器与第二栅电容的串联电容的绝对值近似等于第一栅所导致的第一栅电容。4.根据权利要求3所述的FinFET，其中，负电容器与第二栅电容的串联电容的绝对值大于第一栅所导致的第一栅电容。5.根据权利要求1所述的FinFET，还包括:位于鳍顶部的电介质层，其中第一栅和第二栅通过鳍及其顶部的电介质层而彼此分开。6.根据权利要求1所述的FinFET，其中，第一栅包括叠置的第一栅介质层和第一栅电极层，第二栅包括叠置的第二栅介质层和第二栅电极层。7.根据权利要求6所述的FinFET，其中，负电容器包括设置在第二栅介质层与第二栅电极层之间的负电容材料层。8.根据权利要求7所述的FinFET，还包括:在负电容材料层面对第二栅介质层的表面以及负电容材料层面对第二栅电极层的表面中至少一个表面上形成的导电层。9.根据权利要求8所述的FinFET，其中，导电层包括TiN。10.根据权利要求7所述的FinFET，其中，负电容材料层包括铁电材料。11.根据权利要求10所述的FinFET，其中，负电容材料层包括含Zr、Ba或Sr的材料。12.根据权利要求10所述的FinFET，其中，负电容材料层包括HfZr02、BaTi03、KH2P04或NBT或它们的任意组合。13.根据权利要求1所述的FinFET，其中，衬底是体半导体衬底，且该FinFET还包括在位于鳍下方的衬底部分中形成的穿通阻止层。14.根据权利要求1所述的FinFET，其中，衬底是绝缘体上半导体SOI衬底，且鳍形成于该SOI衬底的SOI层中。15.—种电子设备，包括由如权利要求1-14之一所述的FinFET形成的集成电路。16.根据权利要求15所述的电子设备，还包括:与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。17.一种制造鳍式场效应晶体管FinFET的方法，包括: 在衬底上形成沿第一方向延伸的鳍； 在衬底上鳍的第一侧形成沿与第一方向相交的第二方向延伸以便与鳍相交的第一栅；以及 在衬底上鳍的与第一侧相对的第二侧形成沿第二方向延伸以便与鳍相交且与第一栅相对的第二栅，并形成与第二栅串联连接的负电容器。18.根据权利要求17所述的方法，其中，形成第一栅以及形成第二栅包括: 在衬底上形成沿第二方向延伸以便与鳍相交的牺牲栅，该牺牲栅包括位于鳍的第一侧的第一部分以及位于鳍的第二侧的第二部分，其中第一部分和第二部分相对于彼此具有刻蚀选择性； 选择性刻蚀牺牲栅的第一部分，以在由于该第一部分的去除而留下的空间中形成第一栅；以及 选择性刻蚀牺牲栅的第二部分，以在由于该第二部分的去除而留下的空间中形成第二栅。19.根据权利要求18所述的方法，其中，形成牺牲栅包括: 利用第一遮蔽层遮蔽鳍的顶部以及衬底位于第二侧的部分，露出衬底位于第一侧的部分并在该部分上形成第一牺牲材料层； 利用第二遮蔽层遮蔽鳍的顶部以及衬底位于第一侧的部分，露出衬底位于第二侧的部分并在该部分上形成第二牺牲材料层；以及 将第一牺牲材料层和第二牺牲材料层构图为沿第二方向延伸的形状，以分别形成牺牲栅的第一部分和第二部分。20.根据权利要求19所述的方法，其中，形成鳍包括: 以第一遮蔽层为掩模，对衬底进行选择性刻蚀，以形成鳍位于第一侧的侧面，其中，在选择性刻蚀后的衬底上形成第一牺牲材料层；以及 以第二遮蔽层为掩模，对衬底进行选择性刻蚀，以形成鳍位于第二侧的侧面，其中，在选择性刻蚀后的衬底上形成第二牺牲材料层。21.根据权利要求20所述的方法，其中，第一遮蔽层包括第一材料层以及在第一材料层的侧壁上形成的侧墙，而第二遮蔽层包括该侧墙以及与该侧墙相接的第二材料层。22.根据权利要求21所述的方法，其中，第一材料层包括非晶硅或多晶硅与氮化物的叠层，侧墙包括氮化物，第二材料层包括氮化物，第一牺牲材料层包括多晶SiGe，第二牺牲材料层包括多晶娃。23.根据权利要求20所述的方法，其中，衬底是体半导体衬底，该方法还包括: 以第一遮蔽层为掩模对衬底进行选择性刻蚀后，先在衬底上形成第一隔离层，其中第一牺牲材料层在隔离层上形成；以及 以第二遮蔽层为掩模对衬底进行选择性刻蚀后，先在衬底上形成第二隔离层，其中第二牺牲材料层在第二隔离层上形成。24.根据权利要求23所述的方法，还包括: 在形成第一隔离层后且在形成第一牺牲材料层之前，进行离子注入，以形成穿通阻止层。25.根据权利要求23所述的方法，其中，第二隔离层的顶面低于第一隔离层的顶面。26.根据权利要求20所述的方法，其中，衬底是绝缘体上半导体SOI衬底，其中，对衬底进行选择性刻蚀停止于SOI衬底的埋入绝缘层。27.根据权利要求17所述的方法，其中， 形成第一栅包括:依次形成第一栅介质层和第一栅电极层， 形成第二栅包括:依次形成第二栅介质层和第二栅电极层。28.根据权利要求27所述的方法，其中，形成负电容器包括: 在第二栅介质层与第二栅电极层之间形成负电容材料层。29.根据权利要求28所述的方法，还包括: 在负电容材料层面对第二栅介质层的表面以及负电容材料层面对第二栅电极层的表面中至少一个表面上形成导电层。
【专利摘要】公开了一种具有负电容的多栅FinFET及其制造方法及包括该FinFET的电子设备，所述多栅FinFET的栅极之一与负电容连接。根据实施例，FinFET可以包括：在衬底上沿第一方向延伸的鳍；在衬底上鳍的第一侧沿与第一方向相交的第二方向延伸从而与鳍相交的第一栅；在衬底上鳍的与第一侧相对的第二侧沿第二方向延伸从而与鳍相交且与第一栅相对的第二栅；以及与第二栅串联连接的负电容器。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105702738
【申请号】CN201610082529
【发明人】朱慧珑, 朱正勇
【申请人】中国科学院微电子研究所
【公开日】2016年6月22日
【申请日】2016年2月5日