[0046]从下面详细的描述、附图以及权利要求，其他特征和方面将是清楚的。
【附图说明】
[0047]图1是示出根据示例的超高压电阻器的侧视图；
[0048]图2是与图1相应的俯视图；
[0049]图3A至图3F是示出与图1相应的超高压电阻器制造方法的流程图；
[0050]图4A是示出可用作示例的半导体器件的俯视图；
[0051 ]图4B是与图4A相应的俯视图；
[0052]图5至图10是示出根据另一示例的超高压电阻器的侧视图；
[0053]图11是示出根据示例的超高压电阻器的电气特性的曲线图。
[0054]贯穿附图和【具体实施方式】，相同的标号表示相同的元件。附图可不按比例，并且为了清楚、说明和方便，附图中的元件的相对尺寸、比例和绘制可被夸大。
【具体实施方式】
[0055]提供下面详细的描述以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、修改和等同物对本领域的普通技术人员将是清楚的。在此描述的操作的顺序仅是示例，除了必须以特定的顺序发生的操作之外，操作的顺序不受限于在此所阐述的顺序，而是可按照对本领域普通技术人员将是清楚的那样被改变。此外，为了更加清楚和简明，可省略本领域普通技术人员公知的功能和结构的描述。
[0056]在此描述的特征可被实施为不同的形式，并且将不被解释为受限于在此描述的示例。相反，已经提供了在此描述的示例，从而本公开将是彻底和完整的，并且将本公开的全部范围传达给本领域的普通技术人员。
[0057]除非另有说明，否则第一层“在”第二层或基底“上”的陈述应被解释为包括以下两种情况:所述第一层直接地接触所述第二层或基底的情况，在所述第一层与所述第二层或基底之间设置一个或多个其他层的情况。
[0058]描述相对空间关系的词语(诸如，“下面”、“下方”、“在……之下”、“下部”、“底部”、“上面”、“在……之上”、“顶部”、“左侧”和“右侧”)可被用于可用于方便地描述一个装置或元件与其他装置或元件之间的空间关系。这样的词语应被解释为包括附图中所示的方位以及在使用或操作中的其他方位的装置。例如，当装置在使用或操作中被翻转时，所述装置基于附图中所示的装置的方位包括在第一层之上设置的第二层的示例还包括所述装置。
[0059]在此使用的诸如“第一导电类型”和“第二导电类型”的表述可表示相对的导电类型(诸如，N导电类型和P导电类型)，在此描述的使用这样的表述的示例也包括互补的示例。例如，第一导电类型是N并且第二导电类型是P的示例包括第一导电类型是P并且第二导电类型是N的示例。
[0060]现在参照附图更加详细地描述特定的示例。
[0061]在下面的描述中，即使在不同的附图中，相同的附图标号也被用于相同的元件。提供在所述描述(诸如，详细的结构和元件)中定义的物品，以帮助全面理解本示例。因此，可在没有这些具体地定义的事项的情况下来实现所述示例是清楚的。此外，由于公知的功能或结构将使具有不必须细节的示例模糊，因此公知的功能或结构不被详细地描述。
[0062]虽然诸如“第一”或“第二”的表述被用于表示各种元件，但是该元件不意在被所述表述限制。所述表述仅被用于为了将一个元件与另一元件进行区分的目的。
[0063]因此，在此使用的所述表述仅为了解释特定实施例的目的，并且不意在限制本示例。除非另有说明，否则单数形式的表述包括复数含义。贯穿描述，表述“包括”或“具有”仅用于指定存在在此描述的特性、数量、步骤、操作、元件、组件或它们的组合，但不排除存在或添加一个或多个其它特性、数量、步骤、操作、元件、组件或它们的组合的可能性。
[0064]本示例提供超高压电阻器，所述超高压电阻器根据通过在半导体基底的阱区与多晶硅区之间形成绝缘层具有比根据可选的分压的方法的高压电阻器更小的尺寸。
[0065]以下，参照附图更加详细地示出根据本示例的超高压电阻器及其制造方法以及相应的半导体器件。
[0066]图1是根据示例的超高压电阻器的侧视图。
[0067]参照图1，半导体基底110被提供。该示例的半导体基底110是掺杂有具有低浓度的P型杂质的P型基底。在半导体基底110上形成三个阱区。
[0068]在半导体基底110的左侧阱区和右侧阱区上，形成与邻近器件电气隔离的区域。它们被称作第一隔离阱区120和第二隔离阱区130。
[0069]在第一隔离阱区120和第二隔离阱区130上形成P型阱区122、132，在P型阱区122和132上形成高浓度掺杂区域P+124、134。第一隔离阱区120和第二隔离阱区130是具有比P型阱区122、132低的浓度的P型。
[0070]此外，在第一隔离阱区120和第二隔离阱区130的顶侧的部分上形成作为用于器件之间的隔离的隔离层的硅的局部氧化(LOCOS)层140、150。
[0071]在第一隔离阱区120与第二隔离阱区130之间的半导体基底110的中部形成掺杂有与半导体基底110不同的杂质的阱区160。以没有施加偏置的浮置节点状态来形成阱区160。阱区160被如上所述形成为浮置节点的一个原因是为了:通过使用耦合现象降低电阻器多晶硅区域之间的电压差(如下面所解释的)而提供高击穿电压。以下，阱区160被称为“浮置阱区”。然而，这里的示例不必需形成有浮置节点。这是因为，当所述示例没有形成有浮置节点时，通过形成绝缘体厚度也可获得高击穿电压裕度，将在下面进一步讨论。
[0072]在浮置阱区160的顶部形成绝缘体170。这样的绝缘体被形成为具有足以承受被认为是超高压的大约超过700V电压的厚度。这样的绝缘体170不是以长方体的形式被形成，而是通过双LOCOS工艺被形成。因此，绝缘体170的左侧/右侧部被形成为两个阶梯台。形成这些区域的台的说明在图3A至图3F中被呈现为流程图。然而，由于双LOCOS工艺，绝缘体170的长度被形成为比浮置阱区160的长度稍长。
[0073]在浮置阱区160的顶侧部分上形成电阻器多晶硅层180。多晶硅层180是被直接施加超高电压的部分。因此，在多晶硅层180上形成作为提供电压的+端子的第一端子181和作为-端子的第二端子182。焊盘183被连接，以向第一端子181提供电源电压，其中，焊盘是用于电接触的指定表面区域。
[0074]以这样的结构形成的超高压电阻器被设计为具有针对在多晶硅层180和浮置阱区160之间形成的绝缘体170的预定厚度，以承受超高电压。结果，该超高压电阻器可被提供更高电压，同时具有更小的尺寸，但是同时成功地处理与传统高压电阻器相同的操作。
[0075]图2是如图1所示的超高压电阻器的俯视图。
[0076]参照图2，绝缘区域A在自己的顶侧形成有焊盘183和多晶硅层180，左侧/右侧区域B围绕绝缘体区域A，绝缘阱连接区域C和LOCOS区域D被形成为互相围绕，如图2所示。这与在图1的示例中示出的所显示的区域对应。
[0077]例如，本示例的超高压电阻器可选地形成有多个多晶硅层，如图2所示。至少一个多晶硅层180-180n被提供，并且相互串联，如图2所示。这里，使用这样的连接方法，该连接方法使用金属结构的接触元件185或由多晶硅构成的接触元件185。接触元件185参见图2。通过形成上述的多个多晶硅层180-180n并延长总长度，这样的设计方案使得能够更有效地对施加的电压大小进行响应。通过考虑施加的电压的大小以及半导体器件的整体期望尺寸来确定多晶硅层的数量。
[0078]因此，参照图3A至图3F示出上述结构的超高压电阻器的制造工艺。图3A至图3F是示出所述超高压电阻器的制造方法的流程图。