金属氧化物薄膜晶体管及其制备方法
【专利摘要】本发明涉及一种金属氧化物薄膜晶体管及其制备方法，该薄膜晶体管包括基板，依次形成于基板上的源电极、阻挡层、漏电极，形成于漏电极、源电极的侧面上的半导体有源层，该半导体有源层与所述漏电极、所述源电极相接触。本发明的金属氧化物薄膜晶体管是一种新型的薄膜晶体管结构，源漏电极平行于基板设置，半导体有源层则以大致垂直或阶梯覆盖的方式分别与源电极、漏电极相接触，从而得到一种与以往半导体有源层平行于基板的薄膜晶体管结构截然不同的薄膜晶体管。在这种结构中沟道长度不再由光刻工艺直接决定，而是由源电极、漏电极分别与半导体有源层相接触的侧面的长度决定，因此可制得具有短沟道的薄膜晶体管。
【专利说明】
金属氧化物薄膜晶体管及其制备方法
技术领域
[0001]本发明涉及晶圆制造领域及显示技术领域，具体是一种金属氧化物薄膜晶体管及其制备方法。
【背景技术】
[0002]近年来随着液晶显示器尺寸的不断增大，驱动电路的频率不断提高，现有的非晶硅薄膜晶体管迀移率已经很难满足要求，故具有更高迀移率的薄膜晶体管成为相关企业和研发人员的关注热点。高迀移率的薄膜晶体管包括多晶硅薄膜晶体管和金属氧化物薄膜晶体管，其中多晶硅薄膜晶体管虽然具有较高的迀移率，但是其均一性较差、制作工艺较为复杂，故而成本较高、产量较低;相比较而言，金属氧化物薄膜晶体管在兼有高迀移率的同时，还具有良好的均一性、相对较低的工艺成本，因此被认为是下一代平板显示中的关键技术。
[0003]随着显示器性能的提高，要求薄膜晶体管器件具有更短的沟道，这是因为短沟道器件具有较大的宽长比，可以使得薄膜晶体管具有较大的开关电流。然而，如图1所示，为传统的金属氧化物薄膜晶体管结构，在传统的金属氧化物薄膜晶体管的制备过程中，薄膜晶体管器件的沟道长度L直接受到光刻工艺的限制，要想实现短沟道器件具有较大难度。
【发明内容】
[0004]为克服现有技术的不足，本发明的目的在于提供一种新型的金属氧化物薄膜晶体管及其制备方法，以解决现有技术中薄膜晶体管难以实现短沟道、提高薄膜晶体管性能的问题。
[0005]本发明包括两个方面，第一个方面，本发明提供一种金属氧化物薄膜晶体管，包括:基板;依次形成于所述基板上的源电极、阻挡层、漏电极;形成于所述漏电极侧面上、所述源电极侧面上的半导体有源层，所述半导体有源层分别与所述漏电极、所述源电极相接触。
[0006]【源漏电极I】进一步地，在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，且所述阻挡层下表面长度与所述源电极上表面长度相同，所述漏电极下表面长度与所述阻挡层上表面长度相同。
[0007]【源漏电极2】进一步地，在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，所述阻挡层下表面长度与所述源电极上表面相同，所述漏电极形成于所述阻挡层上表面的左侧和右侧，且位于所述阻挡层左侧的漏电极与位于所述阻挡层右侧的漏电极是互连的。
[0008]【源漏电极3】进一步地，在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，所述漏电极下表面长度与所述阻挡层上表面长度相同，所述阻挡层下表面长度小于所述源电极上表面长度，使所述源电极部分暴露在所述阻挡层的覆盖范围之外。
[0009]进一步地，所述源电极的左侧和右侧分别凸出于所述阻挡层下表面设置，使所述源电极的左侧和右侧分别暴露在所述阻挡层的覆盖范围之外。
[0010]【半导体层-图形化】进一步地，所述半导体有源层为图形化的半导体有源层，所述图形化的半导体有源层包括位于左侧且同时接触所述漏电极左侧边和所述源电极左侧边的第一图形化的半导体有源层，以及位于右侧且同时接触所述漏电极右侧边和所述源电极右侧边的第二图形化的半导体有源层。
[0011]【阻挡层】可选地，所述阻挡层为绝缘层或半导体阻挡层中的一种。
[0012]可选地，所述绝缘层的材料选用SiNx或S1x中的一种或两种的结合。
[00?3 ] 可选地，所述半导体阻挡层的材料选用ZnO基、IΠ203基、Sn02基材料中的一种或几种的结合。可以理解的是，本发明中的半导体阻挡层为半导体高阻层，即具有较高电阻值的半导体层。
[0014]【还设GI】进一步地，在所述半导体有源层上还形成有栅电极绝缘层。
[0015]【还设栅电极】进一步地，在所述栅电极绝缘层上还形成有栅电极。
[0016]进一步地，所述栅电极为图形化的栅电极。
[0017]进一步地，所述图形化的栅电极分别位于所述栅电极绝缘层的左侧面和右侧面上，位于左侧面上的所述图形化的栅电极同时对应设置在所述第一图形化的半导体有源层上方，位于右侧面上的所述图形化的栅电极同时对应设置在所述第二图形化的半导体有源层上方，且位于左侧面的所述图形化的栅电极与位于右侧面的所述图形化的栅电极是互连的。
[0018]【还设PV】进一步地，在所述图形化的栅电极上形成有钝化层。
[0019 ]可选地，所述漏电极选用的材料为Al、Mo、Cu或Ag中的一种或几种的复合材料。
[0020]可选地，所述源电极选用的材料为Al、Mo、Cu或Ag中的一种或几种的复合材料。
[°021 ] 可选地，所述半导体有源层选用的材料为ZnO基、Ιη2θ3基、Sn02基材料中的一种或几种的结合。
[OO22 ] 可选地，所述栅电极绝缘层选用的材料为S i Nx、S i Ox中的一种或两种的结合。
[0023]可选地，所述栅电极采用的材料为Al、Mo、Cu或Ag中的一种或几种的复合材料。
[OO24 ]可选地，所述钝化层采用的材料为S i Nx、S i Ox中的一种或两种的结合。
[0025]第二个方面，本发明还提供一种上述金属氧化物薄膜晶体管的制备方法，包括以下步骤:
[0026]准备一基板；
[0027]依次在所述基板上形成源电极、阻挡层、漏电极；
[0028]在所述漏电极侧面上、所述源电极侧面上形成半导体有源层，使所述半导体有源层分别与所述漏电极、所述源电极相接触。
[0029]【源漏极-具体】进一步地，在本发明所述的制备方法中，依次在所述基板上形成源电极、阻挡层、漏电极是在所述基板上形成第一金属层，在所述第一金属层上形成阻挡层，在所述阻挡层上形成第二金属层，对所述第二金属层、所述阻挡层、所述第一金属层进行光亥IJ，使所述第一金属层形成所述源电极，所述第二金属层形成所述漏电极。
[0030]【半色调或灰阶光刻】进一步地，对所述第二金属层、所述阻挡层、所述第一金属层进行光刻是利用半色调掩膜版和/或灰阶掩膜版，在所述第一金属层上涂布光阻，并进行曝光、显影后形成光刻图形，再经过刻蚀、剥离光阻后，形成所述源电极和所述漏电极。
[0031]【源漏电极结构I】进一步地，在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，且所述阻挡层下表面长度与所述源电极上表面长度相同，所述漏电极下表面长度与所述阻挡层上表面长度相同。
[0032]【源漏电极结构2】进一步地，在本发明所述的制备方法中，在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，所述阻挡层下表面长度与所述源电极上表面相同，所述漏电极形成于所述阻挡层上表面的左侧和右侧，且位于所述阻挡层左侧的漏电极与位于所述阻挡层右侧的漏电极是互连的。
[0033]【源漏电极结构3】进一步地，在本发明所述的制备方法中，在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，所述漏电极下表面长度与所述阻挡层上表面长度相同，所述阻挡层下表面长度小于所述源电极上表面长度，使所述源电极部分暴露在所述阻挡层的覆盖范围之外。
[0034]进一步地，所述源电极的左侧和右侧分别凸出于所述阻挡层下表面设置，使所述源电极的左侧和右侧分别暴露在所述阻挡层的覆盖范围之外。
[0035]【半导体有源层-具体】进一步地，在本发明所述的制备方法中，在所述漏电极、所述源电极的侧面上形成半导体有源层是对所述半导体有源层进行光刻，得到图形化的半导体有源层，所述图形化的半导体有源层包括位于左侧且同时接触所述漏电极左侧边和所述源电极左侧边的第一图形化的半导体有源层，以及位于右侧且同时接触所述漏电极右侧边和所述源电极右侧边的第二图形化的半导体有源层。
[0036]【阻挡层】可选地，所述阻挡层为绝缘层或半导体阻挡层中的一种。
[0037]可选地，所述绝缘层的材料选用SiNx或S1x中的一种或两种的结合。
[0038]可选地，所述半导体阻挡层的材料选用ZnO基、IΠ203基、Sn02基材料中的一种或几种的结合。可以理解的是，本发明中的半导体阻挡层为半导体高阻层，即具有较高电阻值的半导体层。
[0039]【栅绝缘层】进一步地，在本发明所述的制备方法中，还包括以下步骤:在所述半导体有源层上形成栅电极绝缘层。
[0040]【栅电极】进一步地，在本发明所述的制备方法中，还包括以下步骤:在所述栅电极绝缘层上形成栅电极。
[0041]【栅电极-具体光刻】进一步地，在所述栅电极绝缘层上形成栅电极是在所述栅电极绝缘层上沉积第三金属层，对所述第三金属层进行光刻，得到图形化的栅电极。
[0042]【栅电极-具体】进一步地，所述图形化的栅电极分别位于所述栅电极绝缘层的左侧面和右侧面上，位于左侧面上的所述图形化的栅电极同时对应设置在所述第一图形化的半导体有源层上方，位于右侧面上的所述图形化的栅电极同时对应设置在所述第二图形化的半导体有源层上方，且位于左侧面的所述图形化的栅电极与位于右侧面的所述图形化的栅电极是互连的。
[0043]【钝化层】进一步地，在本发明所述的制备方法中，还包括以下步骤:在所述图形化的栅电极上形成钝化层。
[0044]【材料】可选地，所述漏电极选用的材料为Al、Mo、Cu或Ag中的一种或几种的复合材料。
[0045]可选地，所述源电极选用的材料为Al、Mo、Cu或Ag中的一种或几种的复合材料。
[0046]可选地，所述半导体有源层选用的材料为ZnO基、Ιη2θ3基、Sn02基材料中的一种或几种的结合。
[0047 ] 可选地，所述栅电极绝缘层选用的材料为S i Nx、S i Ox中的一种或两种的结合。
[0048]可选地，所述栅电极采用的材料为Al、Mo、Cu或Ag中的一种或几种的复合材料。
[0049 ]可选地，所述钝化层采用的材料为S i Nx、S i Ox中的一种或两种的结合。
[0050]与现有技术相比，本发明的有益效果如下:
[0051]在常规金属氧化物薄膜晶体管结构中，通常是在基板上依次形成栅极、栅极绝缘层、半导体有源层等结构，在半导体有源层两侧分别形成源电极和漏电极，这种结构中薄膜晶体管的沟道长度受限于光刻工艺的精度等问题，难以实现较短的沟道长度。而在本发明中，提供了一种新型的金属氧化物薄膜晶体管及其制备方法，首先在基板上形成源电极和漏电极，并在二者之间设置阻挡层以区分各自结构，从而使得源电极、漏电极、阻挡层平行于基板且各膜层之间也互相平行。然后再使半导体有源层分别形成于漏电极的左右两侧，同时也形成于源电极的左右两侧，进而再形成栅电极绝缘层和栅电极等结构。即:源漏电极平行于基板设置，半导体有源层则以大致垂直或阶梯覆盖的方式分别与源电极、漏电极相接触，从而得到一种与以往半导体有源层平行于基板的薄膜晶体管结构截然不同的薄膜晶体管。
[0052]在本发明的金属氧化物薄膜晶体管中，沟道长度不再由光刻工艺直接决定，而是由源电极、漏电极分别与半导体有源层相接触的侧面的长度决定，由于不再受限于复杂的光刻工艺，故而能够制得具有较短沟道的薄膜晶体管，从而提高薄膜晶体管的开态电流等器件性能，使其能够满足更高性能的显示其要求。
[0053]此外，在本发明的金属氧化物薄膜晶体管中，还可以通过增加源电极在基板上的长度，使源电极充分发挥遮光层的作用，以减少背光光照对薄膜晶体管器件特性的影响，进一步提升薄膜晶体管性能。
[0054]最后，在本发明的金属氧化物薄膜晶体管中，还可以通过将漏电极设计为分别位于阻挡层左右两侧且该左右两侧在薄膜晶体管的平面结构中相连通的结构，好处在于可以减少漏电极与栅电极之间的重叠部分，从而减少寄生电容，提高薄膜晶体管的性能。
【附图说明】
[0055]图1是现有技术的金属氧化物薄膜晶体管的结构示意图。
[0056]图2A至图2F是本发明实施例一中金属氧化物薄膜晶体管的制备方法的工艺流程图(金属氧化物薄膜晶体管为剖面)。
[0057]图2G是本发明实施例一中金属氧化物薄膜晶体管的平面结构透视图。
[0058]图3是本发明实施例一中金属氧化物薄膜晶体管的剖面结构示意图。
[0059]图4A是本发明实施例二中金属氧化物薄膜晶体管的剖面结构示意图。
[0060]图4B是本发明实施例二中金属氧化物薄膜晶体管的平面结构透视图。
[0061]图5是本发明实施例三中金属氧化物薄膜晶体管的剖面结构示意图。【具体实施方式】
[0062] 实施例一
[0063 ]本实施例提供一种金属氧化物薄膜晶体管的制备方法，包括以下步骤:
[0064]如图2A所示，准备一基板I，通过溅射方法依次在基板I上沉积形成第一金属层21、阻挡层22、第二金属层23，其中第一金属层和第二金属层均采用金属Mo，阻挡层采用S1x材料。在本实施例中，阻挡层既可以是绝缘层，也可以是电阻值较高的半导体层一一半导体高阻层。当阻挡层为绝缘层时，还可以采用SiNx材料；当阻挡层为半导体高阻层时，可以采用ZnO基、SnO2基或者In2O3基等透明氧化物半导体材料。本实施例中的第一金属层、第二金属层也可采用其它金属材料，例如采用Al、Cu、Ag等金属材料。
[0065]如图2B所示，对上述第一金属层、阻挡层、第二金属层进行光刻，具体为:在第二金属层23上涂布光阻(图未示)，利用半色调掩膜版进行曝光、显影以使第一金属层21、阻挡层22、第二金属层23形成光刻图形，再对处于光阻保护范围之外的第一金属层、阻挡层、第二金属层进行刻蚀，然后剥离光阻，使第一金属层形成源电极24，第二金属层形成漏电极25。在本实施例中，从金属氧化物金属氧化物薄膜晶体管的剖面结构来看(即图2B所示结构)，经过光刻后，形成了分别平行于基板I的膜层一一源电极24、阻挡层22、漏电极25。在本实施例中，源电极24、阻挡层22、漏电极25均为连续、完整的膜层，且各膜层的长度分别由下表面至上表面逐渐减小，使三者在金属氧化物薄膜晶体管的剖面结构中形成上短下长的梯形。其中，阻挡层22下表面刚好覆盖源电极24上表面，漏电极25下表面刚好覆盖阻挡层22上表面。可以理解的是，在本实施例的制备方法中，还可以利用灰阶掩膜版对上述第一金属层、阻挡层、第二金属层进行曝光，最终也可得到具有光刻图形的源电极和漏电极。
[0066]如图2C所示，接着在基板1、源电极24、阻挡层22、漏电极25暴露在外的表面上通过溅射方法沉积ZnO基材料作为半导体有源层，并对其进行光刻，具体为:在半导体有源层上涂布光阻，并进行曝光、显影以形成光刻图形，再经过刻蚀、剥离光阻，形成图形化的半导体有源层3。该图形化的半导体有源层3包括位于左侧且同时接触漏电极25左侧边和源电极24左侧边的第一图形化的半导体有源层31，以及位于右侧且同时接触漏电极25右侧边和源电极24右侧边的第二图形化的半导体有源层32。此外，该图形化的半导体有源层3也分别与阻挡层22的左侧边和右侧边相接触。可以理解的是，该半导体有源层还可以采用SnO2基以及In2O3基等透明氧化物半导体材料。
[0067]在本实施例中，从金属氧化物薄膜晶体管的剖面结构来看(即图2C所示结构)，图形化的半导体有源层是从源电极、漏电极的左右两侧面分别与二者相接触的，因此沟道是在源电极、漏电极的左右两侧面上形成的，即本实施例的薄膜晶体管的沟道长度主要取决于源电极、漏电极在左右两侧面上的长度，而不再受限于光刻工艺条件，故本实施例的薄膜晶体管可以实现短沟道结构。
[0068]如图2D所示，接着在基板1、图形化的半导体有源层3、漏电极25暴露在外的表面上通过溅射方法沉积S1x作为栅电极绝缘层4。该栅电极绝缘层还可以采用SiNx、Al203等绝缘体材料。
[0069]如图2E所示，接着在栅电极绝缘层4上通过溅射方法沉积金属Mo作为第三金属层，并对该第三金属层进行光刻，具体为:在第三金属层上涂布光阻，并进行曝光、显影以形成光刻图形，再经过刻蚀、剥离光阻，形成图形化的栅电极5。从金属氧化物薄膜晶体管的剖面结构来看(即图2E所示结构)，该栅电极5分别位于栅电极绝缘层4的左右两侧;然而如图2G所示，从金属氧化物薄膜晶体管的平面结构透视图来看，位于左侧的栅电极与位于右侧的栅电极在金属氧化物薄膜晶体管的平面结构上是相连通的。可以理解的是，为了清楚显示栅电极在金属氧化物薄膜晶体管的平面结构中的连通特性，在图2G中仅示出了金属氧化物薄膜晶体管的部分主要结构，包括源电极、漏电极、阻挡层、图形化的半导体有源层以及栅电极。
[0070]如图2F所示，接着在栅电极绝缘层4、栅电极5暴露在外的表面上通过溅射方法沉积SiNx材料作为钝化层6。
[0071]可以理解的是，本实施例的制备方法中在沉积形成第一金属层、第二金属层、第三金属层、半导体有源层时还可以采用蒸镀、溶胶凝胶方法中的一种。本实施例的制备方法中在沉积形成栅电极绝缘层、钝化层、阻挡层时还可以采用化学气相沉积方法。
[0072]本实施例还提供一种采用上述制备方法得到的金属氧化物薄膜晶体管，如图3所示，该金属氧化物薄膜晶体管包括基板I，依次形成于基板I上的源电极24、阻挡层22、漏电极25，分别形成于源电极24、漏电极25的左右两侧面上图形化的半导体有源层3，形成于基板1、图形化的半导体有源层3、漏电极25暴露在外的表面上的栅电极绝缘层4，形成于栅电极绝缘层4的左右两侧的栅电极5，且位于左侧的栅电极与位于右侧的栅电极在该金属氧化物薄膜晶体管的平面上是相连通的。在本实施例中，源电极和漏电极均以平行于基板的平面结构设置在基板上，而图形化的半导体有源层则以大致垂直或者阶梯覆盖的方式设置在源电极、漏电极的左右两侧，即源电极和漏电极的侧面长度决定了薄膜晶体管的沟道长度。这种结构无需受限于光刻工艺，属于一种新型的金属氧化物薄膜晶体管结构，可实现金属氧化物薄膜晶体管的短沟道结构。
[0073]在本实施例中，金属氧化物薄膜晶体管的各膜层结构所采用的材料即为上述制备方法中记载的材料，此处不再赘述。
[0074]实施例二
[0075]本实施例与实施例一制备方法的不同之处仅在于，如图4A所示，对第一金属层、阻挡层、第二金属层进行光刻后，从金属氧化物金属氧化物薄膜晶体管的剖面结构来看，使光刻后形成的漏电极25分别位于阻挡层22上表面的左右两侧，使阻挡层22上表面的中间部分暴露，但同时如图4B所示，从金属氧化物薄膜晶体管的平面结构俯视图来看，位于左侧的漏电极与位于右侧的漏电极是相连的。可以理解的是，为了清楚显示漏电极在金属氧化物薄膜晶体管的平面结构中的连通特性，在图4B中仅示出了金属氧化物薄膜晶体管的部分主要结构，包括源电极、漏电极、阻挡层、图形化的半导体有源层以及栅电极。
[0076]通过本实施例制备方法得到的金属氧化物薄膜晶体管，虽然从金属氧化物薄膜晶体管的平面结构来看，漏电极是连续的结构，但是从金属氧化物金属氧化物薄膜晶体管的剖面结构来看，漏电极分别位于阻挡层上表面的左侧和右侧，这种结构设计使得栅电极与漏电极之间的重叠部分有所减少，从而减少了寄生电容，提高了薄膜晶体管的性能。
[0077]实施例三
[0078]本实施例与实施例一制备方法的不同之处仅在于，对第一金属层、阻挡层、第二金属层进行光刻时，是利用灰阶掩膜版进行曝光、显影，最终如图5所示，从金属氧化物金属氧化物薄膜晶体管的剖面结构来看，阻挡层22下表面仅覆盖了部分源电极，光刻后形成的源电极24上表面长度大于阻挡层22下表面长度，S卩:源电极24的左侧和右侧分别凸出于阻挡层22、漏电极25设置，暴露在阻挡层22、漏电极25覆盖的范围之外。
[0079]通过本实施例制备方法得到的金属氧化物薄膜晶体管，从金属氧化物金属氧化物薄膜晶体管的剖面结构来看，由于源电极在基板上的长度有所增加，使得源电极可充分发挥遮光层的作用，由此来减少背光光照对薄膜晶体管器件特性的影响，进一步提升薄膜晶体管性能。
[0080]以上仅对金属氧化物薄膜晶体管的主体结构进行了说明，该金属氧化物薄膜晶体管还可以包括其它常规的功能结构，在本发明中不再一一赘述。
[0081]以上所述为本发明的【具体实施方式】，其目的是为了清楚说明本发明而作的举例，并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
【主权项】
1.一种金属氧化物薄膜晶体管，其特征在于，所述金属氧化物薄膜晶体管包括:基板；依次形成于所述基板上的源电极、阻挡层、漏电极;形成于所述漏电极、所述源电极的侧面上的半导体有源层，所述半导体有源层分别与所述漏电极、所述源电极相接触。2.如权利要求1所述的金属氧化物薄膜晶体管，其特征在于:在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，且所述阻挡层下表面长度与所述源电极上表面长度相同，所述漏电极下表面长度与所述阻挡层上表面长度相同。3.如权利要求1所述的金属氧化物薄膜晶体管，其特征在于:所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，所述阻挡层下表面长度与所述源电极上表面相同，所述漏电极形成于所述阻挡层上表面的左侧和右侧，且位于所述阻挡层左侧的漏电极与位于所述阻挡层右侧的漏电极是互连的。4.如权利要求1所述的金属氧化物薄膜晶体管，其特征在于:在所述金属氧化物薄膜晶体管的剖面结构中，所述源电极、所述阻挡层、所述漏电极均为上表面长度小于下表面长度的梯形结构，所述漏电极下表面长度与所述阻挡层上表面长度相同，所述阻挡层下表面长度小于所述源电极上表面长度，使所述源电极部分暴露在所述阻挡层的覆盖范围之外。5.如权利要求1-4任一项所述的金属氧化物薄膜晶体管，其特征在于:所述半导体有源层为图形化的半导体有源层，所述图形化的半导体有源层包括位于左侧且同时接触所述漏电极左侧边和所述源电极左侧边的第一图形化的半导体有源层，以及位于右侧且同时接触所述漏电极右侧边和所述源电极右侧边的第二图形化的半导体有源层。6.如权利要求5任一项所述的金属氧化物薄膜晶体管，其特征在于:在所述半导体有源层上还形成有栅电极绝缘层，在所述栅电极绝缘层上还形成有图形化的栅电极，所述图形化的栅电极分别位于所述栅电极绝缘层的左侧面和右侧面上，位于左侧面上的所述图形化的栅电极同时对应设置在所述第一图形化的半导体有源层上方，位于右侧面上的所述图形化的栅电极同时对应设置在所述第二图形化的半导体有源层上方，且位于左侧面的所述图形化的栅电极与位于右侧面的所述图形化的栅电极是互连的。7.—种金属氧化物薄膜晶体管的制备方法，其特征在于，包括以下步骤:准备一基板；依次在所述基板上形成源电极、阻挡层、漏电极;在所述漏电极、所述源电极的侧面上形成半导体有源层，使所述半导体有源层分别与所述漏电极、所述源电极相接触。8.如权利要求7所述的制备方法，其特征在于:依次在所述基板上形成源电极、阻挡层、漏电极是在所述基板上形成第一金属层，在所述第一金属层上形成阻挡层，在所述阻挡层上形成第二金属层，对所述第二金属层、所述阻挡层、所述第一金属层进行光刻，使所述第一金属层形成所述源电极，所述第二金属层形成所述漏电极。9.如权利要求8所述的制备方法，其特征在于:对所述第二金属层、所述阻挡层、所述第一金属层进行光刻是利用半色调掩膜版和/或灰阶掩膜版，在所述第一金属层上涂布光阻，并进行曝光、显影后形成光刻图形，再经过刻蚀、剥离光阻后，形成所述源电极和所述漏电极。10.如权利要求7-9任一项所述的制备方法，其特征在于:在所述漏电极、所述源电极的侧面上形成半导体有源层是对所述半导体有源层进行光刻，得到图形化的半导体有源层，所述图形化的半导体有源层包括位于左侧且同时接触所述漏电极左侧边和所述源电极左侧边的第一图形化的半导体有源层，以及位于右侧且同时接触所述漏电极右侧边和所述源电极右侧边的第二图形化的半导体有源层。
【文档编号】H01L21/34GK105932066SQ201610402878
【公开日】2016年9月7日
【申请日】2016年6月7日
【发明人】刘洋
【申请人】深圳市华星光电技术有限公司