用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路的制作方法
【专利摘要】本发明涉及一种用于驱动功率晶体管的集成高侧栅极驱动器结构。高侧栅极驱动器结构(411)包括半导体衬底，半导体衬底包括第一极性半导体材料，在第一极性半导体材料中形成有包括第二极性半导体材料的第一阱扩散(426，430)。第一阱扩散的外周壁(430)邻接半导体衬底。包括第一极性半导体材料的第二阱扩散(427，429)设置在第一阱扩散内，使得第二阱扩散的外周壁(429)邻接第一阱扩散的内周壁(430)。集成高侧栅极驱动器结构进一步包括栅极驱动器，栅极驱动器包括高侧正电源电压端口、高侧负电源电压端口、驱动器输入和驱动器输出，其中栅极驱动器包括安装在第二阱扩散(429)中的晶体管驱动器，使得晶体管驱动器的控制端子和晶体管驱动器的输出端子分别耦接到驱动器输入和驱动器输出；集成高侧栅极驱动器结构还包括第一阱扩散和高侧负电源电压端口之间的第一电连接和第二阱扩散和高侧负电源电压端口之间的第二电连接。
【专利说明】用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路
[0001]本发明涉及一种用于驱动功率晶体管的集成高侧栅极驱动器结构。高侧栅极驱动器结构包括半导体衬底，半导体衬底包括第一极性半导体材料，在第一极性半导体材料中形成有包括第二极性半导体材料的第一阱扩散。第一阱扩散的外周壁邻接半导体衬底。包括第一极性半导体材料的第二阱扩散设置在第一阱扩散中，使得第二阱扩散的外周壁邻接第一阱扩散的内周壁。集成高侧栅极驱动器结构进一步包括栅极驱动器，栅极驱动器包括高侧正电源电压端口、高侧负电源电压端口、驱动器输入和驱动器输出，其中栅极驱动器包括安装在第二阱扩散的晶体管驱动器，使得晶体管驱动器的控制端子和晶体管驱动器的输出端子分别耦接到驱动器输入和驱动器输出；集成高侧栅极驱动器结构还包括第一阱扩散和高侧负电源电压端口之间的第一电连接以及第二阱扩散和高侧负电源电压端口之间的第二电连接。
【背景技术】
[0002]集成D类音频放大器已出现超过10年，并且由于许多优点，例如功率转换效率高、尺寸小、产生的热量低和良好的音质而稳步获得普及。双极CMOS和DMOS高压半导体工艺是实现这类特征为以大的LDMOS器件作为输出级有源开关的集成D类音频放大器的典型的可选方法。这些LDMOS晶体管是独立的高侧器件，并且典型的是匪OS型，其可以减小晶体管的尺寸从而实现给定的输出电阻。随着双极CMOS和DMOS高压半导体工艺的不断发展从而以ISOnm及以下的尺寸为特征，LDMOS有源开关需要的栅极驱动电压接近5V的电压电平。为了保持栅极的完整性，栅极驱动电压不应被集成高侧栅极驱动器结构超过，因为高侧LDMOS晶体管的栅极-源级电压应该总是被限制在适合所讨论的LDMOS晶体管的氧化物电压范围的适当的电压范围内，例如上面提到的5V。精度要求使得为驱动高侧LDMOS晶体管的集成高侧栅极驱动器结构提供适当的直流电源电压(即高侧正电源电压)变得复杂。传统上，提供给高侧LDMOS晶体管的栅源电压的精度和稳定性已经通过针对每个高侧LDMOS晶体管的栅极驱动器的直流电源电压而使用外部自举电容解决了。
[0003]然而，这样的外部电容增加了集成D类音频放大器的元件成本和组装成本达到一个程度，在许多类型的应用中，例如高音量用户音频系统，这是不可接受的。在进一步恶化的情况下，典型的D类音频放大器包括众多高侧功率晶体管和相关的高侧栅极驱动器结构或电路，每一个(例如在多电平PWM放大器的H-桥输出级)都需要外部电容。因此，非常需要提供一种能够精确地驱动高侧LDMOS晶体管和其它类型的高侧功率晶体管的新型高侧栅极驱动器结构和电路，而不需要外部电容来稳定用于高侧栅极驱动器的高侧正电源电压。
[0004]这已经由本发明的高侧栅极驱动器结构完成了，其中包括新型的具有额外的掩埋半导体层的双结隔离阱结构。本发明的高侧栅极驱动器结构消除了在高侧栅极驱动器的高侧正直流电源电压处的半导体衬底电容的寄生阱结构，这允许取消上面讨论的传统的外部自举电容。
【发明内容】
[0005]本发明的第一个方面涉及一种用于驱动功率晶体管的集成高侧栅极驱动器结构。高侧栅极驱动器结构包括半导体衬底，半导体衬底包括第一极性半导体材料，在第一极性半导体材料中形成有包括第二极性半导体材料的第一阱扩散。第一阱扩散的外周壁邻接或面对半导体衬底。包括第一极性半导体材料的第二阱扩散设置在第一阱扩散内，使得第二阱扩散的外周壁邻接或面对第一阱扩散的内周壁。集成高侧栅极驱动器结构进一步包括栅极驱动器，栅极驱动器包括高侧正电源电压端口、高侧负电源电压端口、驱动器输入和驱动器输出，其中栅极驱动器包括布置在第二阱扩散中的晶体管驱动器，使得晶体管驱动器的控制端子和晶体管驱动器的输出端子分别耦接至驱动器输入和驱动器输出；集成高侧栅极驱动器结构还包括第一阱扩散和高侧负电源电压端口之间的第一电连接以及第二阱扩散和高侧负电源电压端口之间的第二电连接。
[0006]第一阱接触可设置在第一阱扩散中，用于建立与高侧负电源电压端口或输入的第一电连接;并且第二阱接触可设置在第二阱扩散中，用于建立与高侧负电源电压端口或输入的第二电连接。第一和第二电连接中的每一个可以包括导线或导电的迹线，例如半导体衬底的金属布线。
[0007]半导体衬底可以包括P型或N型外延半导体衬底。本发明的高侧栅极驱动器结构包括新型双结隔离阱结构(由于第一和第二阱扩散的存在)或第二阱扩散设置于第一阱扩散内的阱结构。第一阱扩散可以包括P极性半导体材料并且第二阱扩散包括N极性半导体材料，或相反，取决于半导体衬底的极性。本发明的高侧栅极驱动器结构能够基本上消除在栅极驱动器的高侧正电源电压端口处的与第一阱扩散至对半导体衬底相关的寄生阱电容。寄生阱电容被移动到栅极驱动器的高侧负电源电压端口，其可以连接到D类放大器或交流电机驱动器的功率晶体管的输出端子，其中高侧栅极驱动器结构被集成。这样的功率晶体管输出端子，例如源极端子或MOSFET或IGBT本身具有很低的输出阻抗和高电流输送能力，使得寄生阱电容的寄生充电和放电电流被输送而不会在D类放大器或电机驱动器的输出端子和输出电压上引起波动电压。因此，由本申请的高侧栅极驱动器结构完成的，寄生阱电容的电连接从栅极驱动器的高侧正电源电压端口到栅极驱动器的高侧负电源电压端口的改变，消除了上述讨论的传统的为了平滑高侧直流电压必须提供给栅极驱动器的高侧正电源电压端口的外部自举电容的需要。
[0008]第一阱扩散的外周壁可以包括电连接至水平底壁部分的第一和第二垂直壁部分，并且第二阱扩散的外周壁可以包括电连接到水平底部壁部分的第一和第二垂直壁部分。第一和第二垂直壁部分和第一和第二阱扩散的水平底部壁部分的每一个之间的电连接可以包括具有适当极性和导电率的中间半导体层。每个水平底部壁部分可以包括埋层。第一阱扩散的水平底部壁部分可以包括N+极性或P+极性埋层并且第二阱扩散的水平底部壁部分可以包括与第一阱扩散的埋层相反极性的埋层。
[0009]集成高侧栅极驱动器结构可以包括设置在第二阱扩散的水平底部壁部分上方或顶部的第一晶体管体扩散。第一晶体管体扩散优选面对或邻接第二阱扩散的第一和第二垂直壁部分中的至少一个，如参考附图在下面进行进一步的细节描述那样。
[0010]栅极驱动器的晶体管驱动器优选包括设置在第二阱扩散的第一或第二垂直壁部分或设置在第一晶体管体扩散的至少一个MOSFET。在一个这样的实施例中，晶体管驱动器包括设置在第一晶体管体扩散的第一 MOSFET和与第一 MOSFET相反极性的设置在第二阱扩散的第一或第二垂直壁部分的第二 MOSFET。第一和第二 MOSFET可以极性相反。至少一个MOSFET中的每一个或第一和第二 MOSFET中的每一个可以是低电压具有小于1V的漏极-源级击穿电压的低电压器件。因为后一个原因，栅极驱动器的高侧正和负电源电压端口之间的直流电压差优选设置在3V至1V之间，例如约4.5V。直流电压差优选由能够为栅极驱动器提供精确而稳定的浮动直流电源电压的浮动稳压器提供，如下面进一步详细讨论的。
[0011]第一和第二MOSFET可以相互连接以形成逆变式晶体管驱动器。在后面的实施例中，第一和第二MOSFET串联在栅极驱动器的高侧正和负电源电压端口之间；并且第一和第二MOSFET各自的漏极端子连接到驱动器输出。第一和第二MOSFET的栅极端子优选耦接在一起形成晶体管驱动器的控制端子。第二 MOSFET晶体管的源极端子可以连接到栅极驱动器的高侧负电源电压端口。
[0012]脉冲宽度或脉冲密度调制输入信号(例如包括音频信号)可施加至晶体管驱动器的控制端子，并从而调制D类放大器、交流电机驱动器等的输出信号。
[0013]该集成高侧栅极驱动器结构可以进一步包括第三阱扩散，第三阱扩散包括在邻近第一阱扩散的半导体衬底中布置的第二极性半导体材料。第二极性半导体材料设置在第三阱扩散内以形成第二晶体管体扩散，并且晶体管(例如MOSFET，诸如LDMOSFET)设置在第二晶体管体扩散中。这个实施例特别适合于将上面讨论的浮动电压稳压器集成在集成高侧栅极驱动器结构中。晶体管可以如在下面进一步详细讨论的那样用作线性稳压器的传输晶体管。在半导体衬底的顶部添加电性布线，从而将晶体管的源极端子与栅极驱动器的高侧正电源电压端口电连接。晶体管的源极端子可以提供浮动电压稳压器的稳压直流电压。
[0014]本发明的第二个方面涉及一种D类放大器输出级，包括:
[0015]根据上面描述的任何一个实施例中的集成高侧栅极驱动器结构，
[0016]功率晶体管，包括连接到栅极驱动器的驱动器输出的控制端子，
[0017]浮动电压稳压器，布置在半导体衬底上，包括:
[0018]正电压输入，耦接到D类放大器的高侧直流电压源上，
[0019]稳压直流电压输出，耦接到栅极驱动器的高侧正电源电压端口，
[0020]直流电压参考发生器，耦接在高侧负电源电压端口和浮动电压稳压器的参考电压输入之间。
[0021]输出级的功率晶体管优选包括D类放大器的输出晶体管，并且可以通过控制端子由D类放大器的脉冲宽度或脉冲密度调制音频输入信号驱动。D类放大器可以包括多个在H-桥拓扑中连接的功率晶体管。每个功率晶体管可以包括LDMOS晶体管，例如LDNMOS晶体管。稳压直流电压输出可以具有比功率晶体管或输出级的晶体管的直流电源电压至少高5V的直流电压，以保证N型MOS功率晶体管的栅极电压可以被驱动到合适的低阻抗开启状态。D类放大器的高侧直流电压源可以具有直流电压，其至少比浮动稳压器的稳压直流电压输出高2V，以保证电压稳压器的传输晶体管被适当足够的偏置。传输晶体管可以包括具有耦接在稳压器的正电压输入和稳压直流电压输出之间的漏极-源极端子的LDNMOS或LDPMOS晶体管。
[0022]本发明的第三个方面涉及一种集成高侧栅极驱动器组件，包括:
[0023]栅极驱动器，包括高侧正电源电压端口、高侧负电源电压端口、驱动器输入和驱动器输出；
[0024]浮动电压稳压器，包括:
[0025]正电压输入，耦接到高侧直流电压源，
[0026]稳压直流电压输出，耦接到栅极驱动器的高侧正电源电压端口，
[0027]直流电压参考发生器，耦接在栅极驱动器的高侧负电源电压端口和浮动电压稳压器的参考电压输入之间。
[0028]浮动电压稳压器可以包括具有传输晶体管的线性稳压器。传输晶体管可以包括具有耦接在稳压器的正电压输入和稳压直流电压输出之间的漏极-源极端子的LDNMOS或LDPMOS晶体管。栅极驱动器可以包括根据任意一个上面描述的实施例中的集成高侧栅极驱动器结构，以此利用上面提到的该结构的优点。为了提供电源至栅极驱动器而使用稳压直流电压意味着稳定而精确的栅极信号电压可以施加到D类放大器或电机驱动器的输出晶体管的控制端子，以获得上面提到的此特征的优点。输出或功率晶体管可以包括LDMOS晶体管(例如LDNMOS晶体管或LDPMOS晶体管)，而栅极驱动器可以包括专门的具有上面提到的特点的低电压MOS晶体管。栅极驱动器可以包括任意一个上面提到的晶体管驱动器。
【附图说明】
[0029]本发明的实施例将在与附图有关的更详细的说明中描述，其中:
[0030]图1是一个包括现有技术的集成高侧栅极驱动器结构的D类放大器输出级的简化原理电路图，
[0031]图2A)是显示连接到寄生电路电容和外部电容的D类放大器的输出级的原理电路图，
[0032]图2B)是用于现有技术的集成高侧栅极驱动器结构的半导体衬底中的现有技术的阱结构的简化截面图，
[0033]图3A)是根据本发明的第一实施例的包括集成高侧栅极驱动器结构的D类放大器的输出级的原理电路图，
[0034]图3B)是根据本发明的第一实施例的在集成高侧栅极驱动器结构的半导体衬底中形成的阱结构的简化截面图，
[0035]图4A)是根据本发明的第一实施例的包括集成高侧栅极驱动器结构的D类放大器的输出级的原理电路图；以及
[0036]图4B)是在图4A)中描绘的D类放大器的输出级嵌入半导体衬底中的简化截面图。
【具体实施方式】
[0037]图1是D类放大器输出级100的简化原理电路图。D类放大器输出级100包括现有技术的集成高侧栅极驱动器结构或电路GD 103。集成高侧栅极驱动器或电路103具有与在D类输出级的高侧上的NMOS功率晶体管107的栅极端子电耦接或电连接的驱动输出10LNM0S功率晶体管107的源极端子耦接到负载节点或端子0UT，所述负载节点或端子OUT可以连接到扬声器负载以便产生声音。NMOS功率晶体管107的漏极端子耦接到D类输出级的正直流电压源或电压轨PVDD13D类输出级进一步包括低侧NMOS功率晶体管127，其具有耦接至负载端子OUT的漏极端子，使得通过将扬声器交替连接到正直流电压源PVDD和负直流电压源GND，而以推挽的方式驱动扬声器负载。集成高侧栅极驱动器电路103必须驱动由NMOS功率晶体管107的栅极表现出的大电容负载。进一步，栅极驱动器电路103能够将NMOS功率晶体管107的栅极电压驱动到远高于正直流电压源PVDD的电压电平，从而能满足NMOS功率晶体管107的阈值电压并确保导电或接通时的低电阻。该驱动电压能力通常已经通过利用独立的高压直流电源电压线将高压直流电压GVDD_FL0AT提供给栅极驱动器电路103来完成的，其中由于通过二极管105连接到D类放大器的高侧直流电压源GVDD，所述独立的高压直流电源电压线能够产生足够高电平的直流电压。高侧直流电压源GVDD可以是例如具有比正直流电压源PVDD高5至15伏特之间的直流电压电平。高压直流电压GVDD_FL0AT通过栅极驱动器电路103的高侧正电源电压端口 106a提供给栅极驱动器电路103。栅极驱动器电路103的负电源电压通过高侧负电源电压端口 106b提供。栅极驱动器电路103的负电源电压连接到负载端子0UT，使得栅极驱动器103和直流电压源GVDD_FL0AT都相对于D类输出级100的接地GND是浮动的。
[0038]通过电平移位器111向栅极驱动器电路103的驱动器输入提供脉冲宽度调制音频信号。因此，该脉冲宽度调制音频信号的电平移位副本(replica)通过栅极驱动器电路103的驱动器输出104提供给NMOS功率晶体管107的栅极。现有技术的栅极驱动器电路103设置在半导体衬底的传统阱结构中，半导体衬底中集成了 D输出级100。这种传统的阱结构具有从阱结构耦接到半导体衬底的寄生阱电容(未显示)。传统的阱结构必须进一步被限定在现有技术的栅极驱动器电路103的最高直流电压电位，如在下面解释的那样，其具有不期望的效果，即寄生阱电容耦接到高侧正电源电压端口 106a处的高压直流电压GVDD_FL0AT。寄生阱电容的形成给稳压直流电压的稳定性带来了许多问题，并且导致必须使用比较大的(并且因此是)外部稳压器电容Cext来降低寄生阱电容的不利影响，如在下面附加的细节中参考图2A)和2B)解释的那样。
[0039]图2A)是在图1中描绘的现有技术的D类放大器输出级100的原理电路图，但包括附加电路的细节，例如连接至上面所论述的寄生阱电容213的连接和连接至NMOS功率晶体管107的寄生栅极电容Cgate的连接。栅极驱动器电路103可以包括CMOS逆变器，CMOS逆变器包括PMOS-匪OS晶体管对，其在图中描绘成上拉和下拉电阻201a、203a，与各自的理想开关201、203串联。高压直流电压源(参见图1)是由GVDD和二极管205图示示出。栅极驱动器电路根据脉冲宽度调制音频信号交替地在高压直流电压GVDD_FL0AT和在负载端子OUT的电压之间拉动驱动器输出104，导致匪OS功率晶体管107交替在开启状态和关闭状态之间切换。然而，本领域技术人员会明白NMOS功率晶体管107的栅极端子的电容相对于D类功率放大器可以是非常大的，例如大于lnF(例如在InF至1nF之间)，这取决于NMOS功率晶体管的107的尺寸。如上面解释的，传统的阱结构(其中设置有现有技术的栅极驱动器电路103)导致形成前面所述的寄生阱电容213，其连接至节点206处的高压直流电压GVDD_FL0AT和半导体衬底(在其中形成有或嵌入了整个D类输出级100)的地电位之间。因此，包括GVDD和二极管205的高压电压源需要向寄生阱电容213提供寄生充电电流和放电电流，如寄生阱电流INBL所示。进一步，与脉冲宽度调制波形相关的N M O S功率晶体管1 7的漏极-源级电压的高压摆率(slew-rate)或dv/dt导致大的寄生充电和放电电流流过寄生讲电容213。大的寄生充电和放电电流在由高压直流电压源提供的高压直流电压GVDD_FL0AT上引起了明显的波动电压。NMOS功率晶体管107的漏极-源级电压的压摆率或dv/dt可以例如大于20V/ns。
[0040]高压直流电压上产生的波动电压会对栅极驱动器的运行产生大量的不良影响，例如欠压问题，栅极驱动器状态的损失和在NMOS功率晶体管107上的控制损失。为了消除或至少抑制这些不想要的效果，外部电容Cext连接在节点206处的稳压直流电压GVDD_FL0AT和节点212处的输出端子OUT之间。外部电容Cext降低电压波动并稳定稳压的输出电压，因为寄生阱电流INBL现在可以从存储在Cext中的能量输出。换句话说，在高压直流电压GVDD_FLOAT上的电压波动现在变成被在Cext和寄生阱电容213之间电容电压分配所控制，使得Cext的足够大的电容将电压波动抑制到任何需要的程度。然而，由于寄生阱电容213的电容可以在大约5-1OpF之间，经验表明常见的D类输出级需要的外部电容器Cext的电容为100nF，以充分抑制高压直流电压的电压波动。这个电容值很不幸地使得将外部电容Cext和其它电子元件一起集成在半导体衬底上是不可能实现的，这是因为芯片面积消耗是非常大的。另一方面，在高音量面向用户的音频设备(例如电视机、手机、MP3播放器等，其中产品成本是重要的性能参数)的D类放大器解决方案中，外部元件是非常不期望的。外部元件增加了 D类放大器解决方案的元件和组装成本。进一步恶化的情况下，D类音频放大器的常见的输出级可以包括多个功率晶体管和相关的高侧栅极驱动器结构或电路，其中的每一个例如在多电平PffM放大器的H-桥输出级都需要外部电容。因此，为功率晶体管提供一种新型高侧栅极驱动器拓扑或结构，以消除任何用外部电容来稳定栅极驱动器的高侧正电源电压的调节电源电压的需要是非常可取的。
[0041]图2B)是设置在半导体衬底中并用于保持如上参考图2A)讨论的现有技术的集成高侧栅极驱动器结构100的示例性现有技术的阱结构220的简化截面图。现有技术的阱结构220导致上面讨论的在高压直流电压GVDD_FL0AT与接地(GND)之间形成的寄生阱电容213的有问题的耦接的产生。现有技术的阱结构220是形成在P型外延半导体衬底222中的N-阱扩散。P型外延半导体衬底222通过P+扩散接触221和合适的电线而电连接到D类输出级的接地(GND)电位。N-阱扩散包括形成N-阱扩散底部的水平N+极性埋层(NBL) 2 26。N-阱扩散还包括通过中间BNW层228电耦接到NBL 226的N+极性半导体材料的垂直壁部分230。中间DNW层228具有作为NBL 226和NW 230之间电互连层的功能。
[0042]N-阱扩散通过N+扩散接触232和合适的电线而电连接到高压直流电压GVDD_FLOAT。寄生阱电容213(NBL-epi Cap)与P型外延半导体衬底222的耦接布置通过电容器符号213图示示出。在N-阱扩散内侧(即具有空间236)布置现有技术的集成高侧栅极驱动器结构100具有这样的效果，S卩N-阱扩散必须电连接或限定在集成高侧栅极驱动器结构100的最高电位。这样的要求是因为PM0S-NM0S晶体管对或栅极驱动器电路103的驱动晶体管是低电压器件，例如3V或5V器件，它不能耐受比高压直流电压GVDD_FL0AT和在OUT处的电压电平之间的电压电平差大很多的电压电平。在相对于输出节点OUT的直流电压进行测量时，高压直流电压的电平可以是3V至6V之间，例如约4.5V。所以，N-阱扩散电连接到高压直流电压GVDD_FL0AT。因此，高压直流电压GVDD_FL0AT和接地(GND)之间形成的寄生阱电容213导致了上面讨论的问题。
[0043]图3A)是包括根据本发明第一实施例的集成高侧栅极驱动器结构的D类放大器输出级300的原理电路图。本领域技术人员会明白，在替代的方案中，本发明的高侧栅极驱动器结构可用于驱动单相或多相电机驱动器的输出或功率晶体管，或者开关模式电源的功率晶体管。集成高侧栅极驱动器结构设置在图3B)所描述的新型阱结构，其中图3B)显示了新型阱结构324的简化截面图。如图3A)所示，新型阱结构将与N-阱扩散326，330相关的寄生阱电容313连接到D类输出级的输出端子OUT，而不是如图2A)所示的现有技术中的栅极驱动器电路中的情况那样连接到高压直流电压端子GVDD_FLOAT。出于这个原因，寄生阱电容313耦接在节点312处的输出端子OUT和在本发明的集成高侧栅极驱动器结构中的D类输出级的接地(GND)之间。输出端子OUT是D类输出级的低阻抗节点，该节点是由具有低阻抗和大电流供给能力的UMTOS功率晶体管307的源极端子驱动的。因此，LDNMOS功率晶体管307可以很容易地传输上面讨论的寄生阱电流INBL用于对寄生阱电容313充电和放电。所以，由于前面讨论的寄生阱电流INBL所导致的高压直流电压源GVDD_FL0AT对栅极驱动器的不期望的的波动电压已经被消除。因此，前面讨论的为了减少现有技术的集成高侧栅极驱动器结构100的高压直流电压的该电压波动而需要的外部电容Cext已经消除。提供至栅极驱动器的高压直流电压源GVDD_FL0AT(节点306)由栅极驱动器的本实施例中的浮动线性稳压器305产生，如在下面更详细讨论的。外部电容Cext的消除带来显著的成本降低以及D类放大器输出级和相应的D类音频放大器解决方案的尺寸减少。本领域技术人员会明白，D类输出级的其它实施例可以使用NMOS晶体管，或PLDMOS晶体管作为功率晶体管307。
[0044]集成高侧栅极驱动器结构可以包括CMOS逆变器，该CMOS逆变器包括PMOS-匪OS晶体管对，其在图中描绘成上拉和下拉电阻301a、303a，与各自的理想开关301、303串联。集成高侧栅极驱动器或电路具有驱动器输出304，电耦接或连接到D类输出级的高侧上的NMOS功率晶体管SOTt3LDNMOS功率晶体管307的源极端子耦接到可以连接到扬声器负载以产生声音的负载节点或端子OUT ο LDNMOS功率晶体管307的漏极端子可以耦接到D类输出级的正直流电压源或电压轨PVDD，或耦接到叠层功率晶体管。D类输出级可以进一步包括低侧NMOS功率晶体管(未示出)，如讨论的那样与图1所示的现有技术的D类输出级连接，使得通过交替地将扬声器连接到正直流电压源和负直流电压源(例如GND)，从而以推挽方式驱动扬声器负载。集成高侧栅极驱动器电路必须能够如上面所述的那样驱动LDNMOS功率晶体管307呈现的大电容负载。进一步，栅极驱动器能够精确地将LDNMOS功率晶体管307的栅极电压驱动到大大高于正直流电压源的电压电平，从而满足LDNMOS功率晶体管307的阈值电压并确保功率晶体管的307的低导通电阻。这是通过经由线性稳压器305将稳压直流电压GVDD_FL0AT提供给栅极驱动器来完成，所述线性稳压器305是浮动的，并且由于连接到D类放大器的高侧直流电压源PVDD+GVDD，所述线性稳压器305能够产生稳压直流电压GVDD_FL0AT的足够高的电压电平。浮动线性稳压器305由LDMOS传输晶体管305图示示出，该LDMOS传输晶体管305被直流参考电压产生器VREF控制以便在节点306处设置适当的稳压直流电压。合适的平滑电容Cr可以连接在VREF的两端。因为与上面讨论的与现有技术实施例的高侧栅极驱动器电路相关联的同样的原因，在相对于输出节点312的直流电压进行测量时，稳压直流电压GVDD_FLOAT的电平可以是3V至6V之间，例如约4.5V。高侧直流电压源PVDD+GVDD可以是例如具有比D类输出级的正直流电压源高5至15伏特之间的直流电压水平。由浮动线性稳压器305产生的稳压直流电压GVDD_FL0AT优选通过栅极驱动器的高侧正电源电压端口(未示出)提供给栅极驱动器。栅极驱动器的负电源电压优选通过连接到负载端子OUT 12的高侧负电源电压端口(未示出)设置，使得栅极驱动器和线性稳压器305都相对D类输出级300的接地GND是浮动的。输出端子OUT 312相对于本发明的集成高侧栅极驱动器结构相应地形成高侧负电源电压端口。
[0045]技术人员能够理解脉冲宽度调制音频信号可以通过与图1所示的类似的方式经由合适的电平移位器提供给栅极驱动器的驱动器输入(参见图4A)的附图标记414)。因此，脉冲宽度调制音频信号的电平位移副本通过栅极驱动器的驱动器输出304提供给NMOS功率晶体管307的栅极。集成高侧栅极驱动器结构的寄生阱电容313从稳压直流电源电压到D类输出级的输出端子OUT的移动在下面参考图3B)、4A)和4B)进行说明。
[0046]图3B)显示了在形成栅极驱动器电路之前的新型阱结构324。新型阱结构324形成在P+型外延半导体衬底322中。P+型外延半导体衬底322通过P+扩散接触321和合适的电性布线电连接到D类输出级的接地(GND)电位。新型阱结构324包括具有用于集成高侧栅极驱动器结构的额外的P+型埋层327的双结隔离机构和结构。新型阱结构324包括N-阱扩散，所述N-阱扩散包括水平N+极性埋层(NBL)326和N+极性半导体材料的垂直壁部分330。垂直壁部分330是通过中间DNW层328电耦接到NBL 326以形成完整的N+阱结构。NBL 326形成新型阱结构324的底部，其因此具有邻接或面对P型外延半导体衬底322的周边外壁。N-阱扩散通过N+扩散接触332和合适的电性布线电连接到输出端子OUT 312。包括P+极性半导体材料的第二阱扩散置于N-阱扩散(326，330，DNW)内部，使得第二阱扩散的外周壁邻接或面对N-阱扩散的内周壁。第二 (或P-阱)扩散包括形成P-阱扩散的水平的底壁部分的埋层3271-阱扩散还包括P+极性半导体材料的垂直壁部329，其具有与水平的底壁部分327邻接并电连接的最低边缘表面。P-阱扩散通过P+扩散接触331和合适的电性布线电连接到输出端子0UT312，使得P-阱扩散和N-阱扩散处于同一电位。
[0047]如图4B)所示，集成高侧栅极驱动器结构420包括设置在新型阱结构424内侧或新型阱结构424中的栅极驱动器411。图4B)显示了在图4A)中描绘的D类放大器输出级400的简化截面图(除嵌入在P+型外延半导体衬底422中的高侧LDNMOS功率晶体管407以外)。0类放大器输出级400还包括通过LDNMOS传输晶体管405进行图示说明的浮动线性稳压器，所述LDNMOS传输晶体管405被直流参考电压VREF控制，从而在节点406(GVDD_FL0AT)设置合适的稳压直流电压，用于栅极驱动器411的高侧正电源电压端口(PM0S晶体管401的源极端子)。在半导体衬底422中的LDMOS传输晶体管405的半导体布局在图4B的截面图的最右边的部分进行了说明。LDNMOS传输晶体管405的源极端子耦接到栅极驱动器411的高正电源电压端口，以便为栅极驱动器411提供精确而稳定的浮动直流电压源。传输晶体管405的漏极端子中的一个耦接到D类放大器的高侧直流电压源PVDD+GVDD。
[0048]包围或容纳栅极驱动器411的新型阱结构424与前面讨论的阱结构324具有类似的结构，并且对相应的特征提供了相应的参考数字方便比较。栅极驱动器411包括逆变器，逆变器包括级联PM0S-NM0S晶体管对401、403，以及驱动器输出404电耦接或连接到D类输出级的高侧上的LDNMOS功率晶体管407栅极端子。栅极驱动器411的NMOS晶体管403的漏极、栅极和源极扩散或端子被设置在P+极性半导体材料的垂直壁部分429，如图4B所示。垂直壁部分429是新型阱结构424的内部P-阱扩散的一部分。新型阱结构424还包括N+极性晶体管体扩散435，N+极性晶体管体扩散435布置为与垂直壁部分429的相对壁部分邻接并且在水平P+埋层427之上。栅极驱动器411的PMOS晶体管401的漏极、栅极和源极扩散或端子设置于N+极性晶体管体扩散435中，如图4B)所示。PMOS-WOS晶体管对401、403的栅极端子通过导线或迹线404电连接以便构成栅极驱动器的输入414。逆变器或晶体管对401、403的PMOS源极端子和NMOS漏极端子通过导线或迹线415电连接以形成栅极驱动器411的输出节点或端子425。后面的输出节点425连接到D类输出级的高侧功率LDNMOS晶体管407的栅极。电线或迹线图案412a通过显示的黑色矩形阱接触建立NMOS驱动晶体管403的源极和内部P-阱扩散之间的电连接。电线或迹线图案412a同样通过嵌入在扩散430中的阱接触(由白色矩形符号示出)建立了 NMOS驱动器晶体管403的源极和外部N-阱扩散430之间的电连接。电线或迹线图案412a因此将栅极驱动器411的高侧负电源电压端口连接到内部P-阱扩散、外部N-阱扩散和D类输出级的输出端子OUT 412。其它的电气连接、导线或迹线412b通过各自的阱接触在内部P-阱扩散和外部N-阱扩散之间建立进一步的的电连接。寄生阱电容413(NBL-epi Cap)与P型半导体外延衬底422的耦接通过图4A)和图4B)到电容符号413图示说明，其示出了寄生阱电容413是如何从稳压直流电压节点406(GVDD_FL0AT)消除的。寄生阱电容413已被移位并连接到D类输出级的低阻抗输出端子OUT 412，带来前面讨论的有益效果。
【主权项】
1.用于驱动功率晶体管的集成高侧栅极驱动器结构，包括: 半导体衬底，包括在其中形成有第一阱扩散的第一极性半导体材料， 所述第一阱扩散，包括第二极性半导体材料，并且具有邻接所述半导体衬底的外周壁，第二阱扩散，包括设置在所述第一阱扩散内的第一极性半导体材料，使得所述第二阱扩散的外周壁邻接所述第一阱扩散的内周壁； 以及 栅极驱动器，包括高侧正电源电压端口、高侧负电源电压端口、驱动器输入和驱动器输出， 其中所述栅极驱动器包括设置在所述第二阱扩散中的晶体管驱动器，使得所述晶体管驱动器的控制端子和输出端子分别耦接到所述驱动器输入和驱动器输出， 在所述第一阱扩散和所述高侧负电源电压端口之间的第一电连接，以及在所述第二阱扩散和所述高侧负电源电压端口之间的第二电连接。2.根据权利要求1所述的集成高侧栅极驱动器结构，其中所述第一阱扩散的所述外周壁包括电连接至水平底部壁部分的第一和第二垂直壁部分；以及 所述第二阱扩散的所述外周壁包括电连接至水平底部壁部分的第一和第二垂直壁部分。3.根据权利要求2所述的集成高侧栅极驱动器结构，其中所述第一阱扩散的所述水平底部壁部分包括N+极性埋层或P+极性埋层，并且所述第二阱扩散的所述水平底部壁部分包括与所述第一阱扩散的所述埋层的极性相反的埋层。4.根据权利要求2或3所述的集成高侧栅极驱动器结构，进一步包括: 第一晶体管体扩散，设置在所述第二阱扩散的所述水平底部壁部分上方，并且邻接所述第二阱扩散的所述第一和第二垂直壁部分中的至少一个。5.根据权利要求4所述的集成高侧栅极驱动器结构，其中所述栅极驱动器包括: 第一MOSFET，设置在所述第一晶体管体扩散中；以及 第二 MOSFET，与所述第一 MOSFET极性相反，设置在所述第二阱扩散的所述第一或第二垂直壁部分中。6.根据权利要求5所述的集成高侧栅极驱动器结构，其中所述第一MOSFET和所述第二MOSFET串联在所述栅极驱动器的所述高侧正和负电源电压端口之间；以及 其中所述第一和第二MOSFET各自的漏极端子连接到所述驱动器输出。7.根据前面任一项权利要求所述的集成高侧栅极驱动器结构，进一步包括: 第一阱接触，设置在所述第一阱扩散中，用于建立与所述高侧负电源电压端口的电连接；以及 第二阱接触，设置在所述第二阱扩散中，用于建立与所述高侧负电源电压端口的电连接。8.根据前面任一项权利要求所述的集成高侧栅极驱动器结构，进一步包括: 第三阱扩散，包括设置在与所述第一阱扩散相邻的所述半导体衬底中的第二极性半导体材料， 第二晶体管体扩散，包括设置在所述第三阱扩散内的第二极性半导体材料， LDM0SFET，设置在所述第二晶体管体扩散中。9.根据权利要求8所述的集成高侧栅极驱动器结构，进一步包括将所述LDMOSFET的源极端子与所述栅极驱动器的所述高侧正电源电压端子连接的电性布线。10.根据前面任一项权利要求所述的集成高侧栅极驱动器结构，其中所述半导体衬底包括P型外延半导体衬底。11.D类放大器输出级，包括: 根据前面任一项权利要求所述的集成高侧栅极驱动器结构， 功率晶体管，包括连接至所述栅极驱动器的所述驱动器输出的控制端子， 浮动电压稳压器，布置在所述半导体衬底中，包括: 正电压输入，耦接至所述D类放大器输出级的高侧直流电压源， 稳压直流电压输出，耦接至所述栅极驱动器的所述高侧正电源电压端口， 直流电压参考发生器，耦接在所述栅极驱动器的所述高侧负电源电压端口和所述浮动电压稳压器的参考电压输入之间。12.根据权利要求11所述的D类放大器输出级，其中浮动电压稳压器包括传输晶体管，例如LDNMOS或LDPMOS晶体管，耦接在所述正电压输入和稳压直流电压输出之间。
【文档编号】H01L21/761GK105934818SQ201580005223
【公开日】2016年9月7日
【申请日】2015年1月16日
【发明人】艾伦·诺格拉斯·尼尔森, 米克尔·霍耶尔比
【申请人】梅鲁斯音频有限公司