用于制造光电子半导体组件的方法以及光电子半导体组件的制作方法
【专利摘要】提出一种用于制造具有多个像素(71，72)的光电子半导体组件，所述方法包括如下步骤：a)提供半导体层序列(11，12，13)，所述半导体层序列具有n型传导的半导体层(11)、有源区(13)和p型传导的半导体层(12)，b)施加第一层序列(22，31)，其中第一层序列(22，31)划分成多个区域(61，62)，所述区域在横向上彼此间隔开地设置在p型传导的半导体层(12)的背离n型传导的半导体层(11)的覆盖面(12a)上，c)施加第二绝缘层(32)，d)部分地移除p型传导的半导体层(12)和有源区(13)，使得局部地露出n型传导的半导体层(11)，并且将p型传导的半导体层(12)划分成各个区域(71，72)，所述区域在横向上彼此间隔开，其中每个区域包括p型传导的半导体层(12)的一部分和有源区(13)的一部分。
【专利说明】
用于制造光电子半导体组件的方法以及光电子半导体组件
【背景技术】
[0001 ] 参考文献W0 2013/092304 A1描述了一种显示设备以及一种用于制造显示设备的方法。
【发明内容】
[0002]要实现的目的在于:提出一种用于制造具有简化构成的接触部的光电子半导体组件的方法。此外，要提出一种光电子半导体组件，所述光电子半导体组件具有多个像素，其中像素能够构成为尽可能小。
[0003]提出一种用于制造光电子半导体组件的方法。光电子半导体组件例如能够是发射辐射的半导体组件，例如发光二级管芯片。例如，光电子半导体组件能够至少设置作为显示设备的一部分和/或至少设置作为光源的一部分。此外，光电子半导体组件能够为检测辐射的半导体组件，例如光电二极管芯片。尤其是，借助光电子半导体组件能够以位置分辨的方式检测电磁辐射。
[0004]根据该方法的至少一个实施方式，首先提供半导体层序列。半导体层序列具有主延伸平面，半导体层序列在所述主延伸平面中沿横向方向延伸。半导体层序列垂直于主延伸平面、在竖直方向上具有一厚度。半导体层序列的厚度相对于半导体层序列在横向方向上的最大延伸是小的。半导体层序列例如能够通过外延生长来制造。
[0005]根据该方法的至少一个实施方式，半导体层序列包括具有底面的n型传导的半导体层。n型传导的半导体层的底面通过半导体层序列的主平面形成。尤其是，n型传导的半导体层的底面能够为主延伸平面。n型传导的半导体层例如能够为外延地生长到生长载体上的半导体层。n型传导的半导体层例如包括GaN或基于GaN和/或优选是n掺杂的。
[0006]根据该方法的至少一个实施方式，半导体层序列包括有源区，所述有源区设置在n 型传导的半导体层的背离底面的覆盖面上。有源区设置用于产生辐射。例如，有源区发射可见光。例如，有源区包括或基于GaN。有源区还能够包括其他材料，例如铟、铝和/或磷，所述材料影响由半导体层序列发射的和/或检测的光的波长。
[0007]根据该方法的至少一个实施方式，半导体层序列包括p型传导的半导体层，所述p 型传导的半导体层设置在有源区的背离n型传导的半导体层的一侧上，所述p型传导的半导体层优选外延地生长在有源区上。P型传导的半导体层包括或基于例如GaN和/或优选是p掺杂的。
[0008]根据该方法的至少一个实施方式，第一层序列施加在p型传导的半导体层的背离n 型传导的半导体层的覆盖面上。第一层序列包括P型接触层和第一绝缘层。第一层序列划分成多个区域，所述区域在横向上彼此间隔开地设置在P型传导的半导体层的背离n型传导的半导体层的覆盖面上。
[0009]p型接触层优选与p型传导的半导体层直接接触。在此，p型接触层能够设置作为用于P型传导的半导体层的接触层。P型接触层例如包含Ag和/或Rh。例如，应用Rh所带来的优点是:Rh在刻蚀方法下比例如Ag能够是结构更加忠实的(strukturtreuer)。优选地，p型接触层构成为是反射的并且具有高的导电性。构成为是“反射的”在此和在下文中能够表示:p 型接触层对于在有源区中发射的或吸收的辐射具有小于90%、优选小于95%的反射率。在p 型接触层构成为是反射的情况下，由有源区发射的电磁辐射优选沿朝n型传导的半导体层的方向放射或反射。
[0010]第一绝缘层施加在p型接触层的背离p型传导的半导体层的一侧上并且优选与p型接触层直接接触。然而也可行的是:将例如包含ZnO和/或Ti的另一接触层直接设置在p型接触层上并且第一绝缘层与该层直接接触。这种接触层能够保护P型接触层在随后的方法步骤中例如以免与另外的金属直接接触。第一绝缘层例如包括Si02、SiN或其他电绝缘成分。
[0011]根据该方法的至少一个实施方式，施加第二绝缘层，所述第二绝缘层横向于主延伸平面伸展并且至少局部地覆盖第一层序列的区域的全部侧壁。“第一层序列的侧壁”在此和在下文中能够理解为第一层序列的横向于主延伸平面伸展的外面。
[0012]第二绝缘层能够至少局部地直接邻接于第一绝缘层、p型接触层和p型传导的半导体层。第二绝缘层构成为是电绝缘的。第二绝缘层例如能够包含Si02、SiN、Al2〇3或其他电绝缘材料。第一绝缘层和第二绝缘层完全地遮盖P型接触层。换而言之，在P型接触层不被第一绝缘层覆盖或者与第一绝缘层直接接触的部位处，P型接触层至少被第二绝缘层覆盖或者P 型接触层与第二绝缘层直接接触，并且反之亦然。这表示:如果随后没有其他方法步骤，则在施加第二绝缘层之后P型接触层从外部不再可自由接近。随后，第二绝缘层能够用于封装 P型接触层和/或保护P型接触层以免受随后方法步骤中应用的化学品影响。
[0013]根据该方法的至少一个实施方式，部分地移除p型传导的半导体层和有源区。该移除进行成，使得n型传导的半导体层随后局部露出并且p型传导的半导体层和有源区划分成各个区域，所述区域在横向上彼此间隔开。这些各个区域中的每个区域于是包括P型传导的半导体层的一部分和有源区的一部分。随后，所述区域形成彼此电分离的像素。
[0014]根据该方法的至少一个实施方式，施加n型接触层和金属化层。n型接触层和金属化层分别沿着半导体层序列的主延伸平面、尤其仅沿着半导体层序列的主延伸平面伸展。 换而言之，n型接触层和金属化层的伸展不沿着第一层序列或第二绝缘层的区域的侧壁进行和/或不横向于半导体层序列进行。
[0015]优选地，n型接触层和金属化层彼此电绝缘。对此，n型接触层和金属化层彼此空间上分离，这就是说，可行的是:n型接触层和金属化层不直接接触。在n型接触层和金属化层之间例如能够设置有绝缘材料，例如空气。例如，施加n型接触层和/或金属化层借助于定向沉积n型接触层的和/或金属化层的材料进行。在此可行的是:第一层序列的或第二绝缘层的侧壁保持没有n型接触层的和/或金属化层的材料。也可行的是:侧壁的一部分用金属化层的和/或n型接触层的材料痕迹覆层。第一层序列的区域的侧壁上的材料痕迹具有比金属化层的和/或n型接触层的如下部分显著更少的材料，所述部分安置在平行于主延伸平面伸展的外面上。尤其是，材料痕迹优选不形成连续的面并且侧壁的大部分没有该材料痕迹。例如，侧壁的80 %、优选90 %能够没有该材料痕迹。优选地，在施加n型接触层和金属化层时不使用光刻工艺。
[0016]n型接触层和金属化层优选由相同的材料形成并且优选在相同的方法步骤中施加。优选地，n型接触层和金属化层构成为是反射的。例如，n型接触层和金属化层包含银、铑和/或其他能导电的材料。
[0017]根据该方法的至少一个实施方式，金属化层和第一绝缘层部分地被移除。在部分移除之后，P型接触层露出或可自由接近。移除例如能够借助刻蚀方法进行。优选地，为刻蚀方法应用第一掩模，所述第一掩模优选借助于光刻施加到第一绝缘层上并且所述第一掩模在刻蚀方法之后能够被移除。
[0018]然而，在此和在下文中也可行的是:代替和/或除了刻蚀方法之外应用剥离方法。 例如，对此能够首先将掩模层施加到P型传导的半导体层上，所述P型传导的半导体层被至少局部地移除。P接触层和第一绝缘层于是能够在如下区域中生长到P型传导的半导体层上，在所述P型传导的半导体层中不移除掩模层。随后，掩模层能够被完全地移除。
[0019]根据用于制造光电子半导体组件的方法的至少一个实施方式，该方法包括如下步骤:
[0020]a)提供具有主延伸平面的半导体层序列，所述半导体层序列具有:[0021 ]-具有底面的n型传导的半导体层，
[0022]-在n型传导的半导体层的背离所述底面的覆盖面上的有源区，和
[0023]-p型传导的半导体层，所述p型传导的半导体层设置在有源区的背离n型传导的半导体层的一侧上，
[0024]b)施加第一层序列，所述第一层序列包括p型接触层和第一绝缘层，其中第一层序列划分成多个区域，所述区域在横向上彼此间隔开地设置在P型传导的半导体层的背离n型传导的半导体层的覆盖面上，
[0025]c)施加第二绝缘层，所述第二绝缘层横向于主延伸平面伸展并且至少局部地覆盖第一层序列的全部侧壁，
[0026]d)部分地移除p型传导的半导体层和有源区，使得局部地露出n型传导的半导体层，并且将P型传导的半导体层和有源区划分成各个区域，所述区域在横向上彼此间隔开， 其中每个区域包括p型传导的半导体层的一部分和有源区的一部分，
[0027]e)施加n型接触层和金属化层，使得n型接触层和金属化层分别沿着半导体层序列的主延伸平面伸展，
[0028]f)部分地移除金属化层和第一绝缘层，使得p型接触层露出。
[0029]所描述的方法步骤优选以所说明的顺序执行。
[0030]根据该方法的至少一个实施方式，第一绝缘层和第二绝缘层用作为用于部分地移除P型传导的半导体层和有源区的掩模。因此，仅移除P型传导的半导体材料的不被第一和/ 或第二绝缘层遮盖的部位。换而言之，部分地移除p型传导的半导体层能够为自调节的移除。因此能够放弃施加掩模。
[0031]根据该方法的至少一个实施方式，借助刻蚀方法进行移除p型传导的半导体层和有源区。对此，能够应用具有例如H3P04的湿化学刻蚀法或者具有例如氯等离子体的干化学刻蚀法。通常，干化学刻蚀法例如能够为反应离子刻蚀或者反应离子束刻蚀。
[0032]在此处所描述的方法中，尤其遵循如下构思:通过自调节的刻蚀，即通过用作为掩模的第一和第二绝缘层，提供如下可行性:在几微米的范围中实现具有横向扩展的像素。这尤其通过如下方式实现:与光刻工艺相比需要更少的校准耗费并且还取消预留掩模。
[0033]根据该方法的至少一个实施方式，在步骤d)中，即在部分地移除p型传导的半导体层和有源区的步骤中，附加地局部地移除n型传导的半导体层。随后，n型传导的半导体层具有打薄的区域，在所述区域中，与在n型传导的半导体层的其他的未被打薄的区域中相比， 覆盖面距n型传导的半导体层的底面的间距更小。换而言之，n型传导的半导体层随后不再是均匀厚的，而是具有更薄和更厚的区域。更薄的区域于是能够为n型传导的半导体层中的沟槽。优选地，包含在n型传导的半导体层中的高导电性的层用作为刻蚀停止层，所述高导电性的层能够是高掺杂的。打薄的区域的覆盖面于是能够在部分地移除n型传导的半导体层之后通过高导电性的层形成。
[0034]根据该方法的至少一个实施方式，第一层序列借助如下方法步骤制造:首先将p型接触层整面地施加在P型传导的半导体层的背离n型传导的一侧上。在施加p型接触层之后， 将第一绝缘层整面地施加在p型传导的半导体层的背离n型传导的半导体层的一侧上。“整面地施加”在此和在下文中表示:进行施加，使得在要施加的层所施加的一侧上的一个或多个面完全地被该要施加的层覆盖。因此，在该方法步骤之后，第一层序列能够包括单一连续构成的P型接触层和简单连续构成的第一绝缘层。
[0035]第一绝缘层随后部分地被移除。对此，能够使用第二掩模，所述第二掩模例如借助于光刻法曾施加到第一绝缘层上。第二掩模尤其能够具有比第一掩模在横向上更大的扩展。在部分地移除第一绝缘层之后，P型接触层部分地被移除，其中第一绝缘层能够用作为部分移除P型接触层的掩模。还可行的是:将与部分地移除第一绝缘层相同的掩模用于部分地移除P型接触层。因此，第一绝缘层能够为牺牲层，所述牺牲层在制造方法结束时被剥离或破坏，并且能够保护P型接触层以免受例如在其他方法步骤中应用的化学品影响。
[0036]例如，部分地移除第一绝缘层和p型接触层借助刻蚀方法进行。优选地，p型接触层和第一绝缘层能够相互选择性地刻蚀，这就是说，用于部分地移除第一绝缘层的刻蚀方法不移除P型接触层，并且反之亦然。能够将湿化学和/或干化学刻蚀方法用作为刻蚀方法。例如，第一绝缘层能够借助缓冲的HF溶液(英文:buffered oxide etching，B0E缓冲氧化刻蚀)湿化学地刻蚀和/或借助氟等离子体干化学地刻蚀。P型接触层能够以湿化学和/或干化学的方式借助于例如用Ar和/或用氟等离子体溅射来刻蚀。[〇〇37]此外，将共同的光刻掩模用于刻蚀方法，所述光刻掩模能够施加到第一绝缘层上并且在刻蚀P型接触层之前或之后能够被移除。P型接触层和第一绝缘层在此能够具有大的结构忠实度，这就是说，光刻掩模的二维几何形状能够极其精确地传递到第一层序列上。换而言之，在刻蚀过程之后，第一绝缘层的朝向掩模的外面的面积基本上对应于掩模的对绝缘层限界的面的面积。例如，面积相差最高+/-10%。
[0038]在部分地移除之后，第一层序列包括多个区域，所述区域在横向上彼此间隔开地设置在P型传导的半导体层的背离n型传导的半导体层的覆盖面上。于是，多个区域形成像素。优选地，相应的区域的P型接触层和第一绝缘层的横向扩展是相同的。
[0039]根据该方法的至少一个实施方式，在步骤d)和e)之间，即在部分地移除p型传导的半导体层和有源区与施加n型接触层和金属化层之间，施加第三绝缘层。该第三绝缘层优选横向于主延伸平面伸展并且与第二绝缘层和P型传导的半导体层直接接触。还可行的是:第三绝缘层与n型传导的半导体层直接接触。第三绝缘层能够构成为是电绝缘的并且例如包含Si02、SiN、Al2〇3或其他的绝缘材料。第三绝缘层能够将p型传导的半导体层在其侧面上朝外电绝缘，所述侧面通过在方法步骤d)中部分地移除p型传导的半导体层来形成。
[0040]优选地，至少第三绝缘层构成为是辐射不可透过的。还可行的是:第一和/或第二绝缘层构成为是辐射不可透过的。“辐射不可透过”表示:由有源区发射的或吸收的电磁辐射几乎完全地、即其至少75%、尤其至少85%被吸收和/或反射。尤其是，“辐射不可透过”在此和在下文中能够表示:第一和/或第二绝缘层对于由有源区发射或吸收的电磁辐射具有至少75%、尤其至少85%的反射率和/或吸收系数。这实现像素彼此光学分离。尤其是，由此防止像素之间的串扰。
[0041]根据该方法的至少一个实施方式，借助如下方法步骤制造第二和/或第三绝缘层: 首先，将第二绝缘层和/或第三绝缘层整面地施加在背离n型传导的半导体层的底面的露出的外面上。随后，第二和/或第三绝缘层遮盖在之前的方法步骤中曾施加的层。随后，部分地移除第二绝缘层和/或第三绝缘层，使得第二绝缘层和/或第三绝缘层基本上横向于半导体层序列的主延伸平面伸展。换而言之，在部分地移除之后，第二和/或第三绝缘层基本上仅遮盖在之前的方法步骤中生长的层的侧壁。例如，在之前的方法步骤中施加的层的背离n型传导的半导体层的90%、优选95%保持没有第二和/或第三绝缘层的材料。[〇〇42]根据该方法的至少一个实施方式，部分地移除第二和/或第三绝缘层借助定向干刻蚀法进行。例如，对此能够使用反应离子刻蚀和/或反应离子束刻蚀。尤其是，在制造第二绝缘层时可行的是:在定向刻蚀期间也剥离第一绝缘层的一部分，其中第一绝缘层随后在第一层序列的相应的区域中还连续地构成并且完全地遮盖P型接触层。还可行的是:第二绝缘层的少量部分保留在第一绝缘层的背离半导体层序列的覆盖面上。
[0043]根据该方法的至少一个实施方式，光电子半导体组件在步骤e)和f)之间，即在施加n型接触层和金属化层之后和在部分地移除金属化层和第一绝缘层之前，在能预设的时间片中浸入酸浴中。酸浴能够包含刻蚀n型接触层和/或金属化层的材料的酸。通过酸浴能够移除所有位于像素的背离P型接触层的侧壁上的所述材料痕迹。然而也可行的是:少量部分所述材料保留在侧壁上。
[0044]例如，在至少二秒至最高十秒、优选在至少四秒至最高六秒的范围中的时间片中进行浸入到酸浴中。在酸浴之后，n型接触层和金属化层能够彼此电绝缘。换而言之，如果事先为了将n型接触层和金属化层电连接而引导n型接触层和/或金属化层的材料痕迹，那么通过酸浴移除。由此能够降低短路概率。
[0045]根据该方法的至少一个实施方式，在步骤e)和f)之间，将第四绝缘层整面地施加到背离n型传导的层的底面的露出的外面上。优选地，第四绝缘层覆盖n型接触层的背离半导体层序列的覆盖面、像素的侧壁以及金属化层的背离n型传导的半导体层的覆盖面。第四绝缘层能够与n型接触层直接接触。然而也可行的是:将另一接触层直接地设置在p型接触层上，所述另一接触层例如包含ZnO和/或Ti，并且第四绝缘层与该层直接接触。[〇〇46]施加第一、第二、第三和/或第四绝缘层能够利用前体进行。前体例如能够是正硅酸乙酯(TE0S)和/或硅烷。
[0047]根据该方法的至少一个实施方式，第四绝缘层在步骤f)中和/或之前在如下部位处被部分地移除，所述第四绝缘层在所述部位处设置在P型接触层上方。移除能够直接在部分地移除金属化层和第一绝缘层之前进行，然而也可行的是:部分地移除在相同的方法步骤中执行。
[0048]此外，提出一种光电子半导体组件。光电子半导体组件能够优选借助于在此描述的方法之一制造，也即，所有针对该方法公开的特征对于光电子半导体组件而言也公开，并且反之亦然。
[0049]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括具有主延伸平面的半导体层序列，所述半导体层序列具有一件式构成的n型传导的半导体层。换而言之，n型传导的半导体层简单连续地构成。此外，半导体层序列包括有源区和p型传导的半导体层，所述有源区和所述P型传导的半导体层共同地划分成多个区域，所述区域在横向上彼此间隔开。“共同地”在此和在下文中能够表示:P型传导的半导体层和有源区在制造公差的范围内具有相同的或几何类似的横向扩展，并且在彼此朝向的表面处完全地彼此直接接触。在此，有源区和P型传导的半导体层的每个区域共同地与n型传导的半导体层形成刚好一个像素。有源区和P型传导的半导体层与之相应多件式地构成。像素在横向上彼此间隔开地设置在n型传导的半导体层上并且优选彼此电学和/或光学分离。
[0050]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括n型接触层，所述n型接触层构成为是导电的并且所述n型接触层的底面直接邻接于n型传导的半导体层。n型接触层优选设置用于电接触n型传导的半导体层。此外，光电子半导体组件包括P型接触层，所述P型接触层构成为是导电的并且其底面邻接于P型传导的半导体层。n型接触层和P型接触层彼此电绝缘。P型接触层优选设置用于电接触P型传导的半导体层。 [〇〇51]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括第三绝缘层，所述第三绝缘层构成为是电绝缘的并且基本上横向于半导体层序列的主延伸方向伸展。第三绝缘层设置在P型传导的半导体层和n型接触层之间并且直接邻接于p型传导的半导体层和n型接触层的全部侧面。第三绝缘层主要用于将p型传导的半导体层与n型传导的半导体层封装。优选地，第三绝缘层构成为是辐射不可透过的。[〇〇52]根据该光电子半导体组件的至少一个实施方式，n型接触层连续地构成并且框架状地包围像素。“框架状”在此不表示:必须包围在四个矩形彼此设置的侧面上的像素。像素在俯视图中例如也能够构成为是三角形的、四边形的、椭圆形的或圆形的并且相应地由n型接触层包围。换而言之，n型接触层多重连续地构成，其中像素的全部n型接触层能够彼此电连接。在从底面和/或覆盖面来对光电子半导体组件的俯视图中，n型接触层于是像是网格或网络，其中像素由网格或网络的各个网孔包围。通过n型接触层连续地构成，实现n型传导的半导体层的简单的电接触。例如，n型接触层在光电子半导体组件的边缘处向外延长，由此实现简单的接触。[〇〇53]根据该光电子半导体组件的至少一个实施方式，n型传导的半导体层的覆盖面在像素的区域中与在n型接触层的区域中相比距n型传导的半导体层的底面具有更大的间距。 换而言之，n型传导的半导体层具有沟槽，n型接触层处于所述沟槽中。换而言之，n型传导的半导体层具有打薄的区域和未被打薄的区域，在所述打薄的区域的覆盖面上分别设置有n 型接触层，并且在所述未被打薄的区域的覆盖面上分别设置有像素。[〇〇54]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括:具有主延伸平面的半导体层序列，所述半导体层序列具有:一件式构成的n型传导的半导体层，有源区和P型传导的半导体层，所述有源区和所述P型传导的半导体层划分成多个区域， 所述区域在横向上彼此间隔开，其中每个区域共同地与n型传导的半导体层形成刚好一个像素;和n型接触层，所述n型接触层构成为是导电的并且所述n型接触层的底面邻接于n型传导的半导体层;P型接触层，所述P型接触层构成为是导电的并且所述P型接触层的底面邻接于P型传导的半导体层;和第三绝缘层，所述第三绝缘层构成为是电绝缘的并且横向于半导体层序列的主延伸方向伸展，其中第三绝缘层设置在P型传导的半导体层和n型接触层之间，并且直接地邻接于n型接触层的和p型传导的半导体层的全部侧面，n型接触层连续地构成并且框架状地包围像素，和n型传导的半导体层的覆盖面在像素的区域中与在n型接触层的区域中相比距n型传导的半导体层的底面具有更大的间距。
[0055]根据该光电子半导体组件的至少一个实施方式，第三绝缘层在所有横向侧面包围像素。换而言之，第三绝缘层用于电学和/或光学封装像素。例如，第三绝缘层将像素与n型接触层电绝缘。
[0056]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括第二绝缘层，所述第二绝缘层横向于半导体层序列的主延伸平面伸展，并且设置在第三绝缘层和P型接触层之间。第二绝缘层能够将P型接触层在其侧部上电绝缘，而第三绝缘层能够将P 型传导的半导体层在其侧部上电和/或光学绝缘。[〇〇57]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括金属化层，所述金属化层沿着与主延伸平面垂直的方向与n型接触层和与p型接触层间隔开地设置在第二和/或第三绝缘层的背离n型传导的半导体层的覆盖面上。金属化层在光电子半导体组件运行中未被电连接。金属化层优选由与n型接触层相同的材料构成。
[0058]在从n型传导的半导体层的背离底面的一侧看的俯视图中，于是得到连续的金属化层，所述金属化层由P型接触层、n型接触层和金属化层形成。然而，p型接触层、n型接触层和金属化层彼此电绝缘。这能够通过这三个层距n型传导的半导体层不同的间距来实现。换而言之，沿着半导体层序列的主平面总是设置有导电层，其中可行的是，导电层不位于一个平面中。
[0059]根据该光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括第四绝缘层，所述第四绝缘层将像素在其背离P型接触层的侧壁处完全地包围，并且直接地邻接于n型接触层、金属化层和第三绝缘层。第四绝缘层例如用于将光电子半导体组件向外电绝缘并且能够保护光电子半导体组件以免短路。尤其是，在第四绝缘层中遵循如下构思:n型接触层向外电绝缘。与之相应可行的是接触层只能在将光电子半导体组件在横向上封闭的侧面上被接触。
[0060]根据该光电子半导体组件的至少一个实施方式，第一绝缘层设置在p型接触层的背离n型传导的半导体层的覆盖面上，所述第一绝缘层覆盖p型接触层的背离半导体层序列的覆盖面，使得P型接触层的大部分保持没有第一绝缘层。例如，P型接触层的覆盖面的最多 20 %、优选最多10 %可以由第一绝缘层覆盖。由此，实现电接触p型接触层。例如，制成的半导体组件能够施加到硅载体上，所述硅载体包含用于控制的各个晶体管。第一绝缘层能够与P型接触层和第二绝缘层直接接触。
[0061]在此，第一绝缘层能够框架状地施加在P型接触层上。第一接触层能够在制造公差的范围内对称地构成。例如，框架状地构成第一绝缘层借助光刻工艺实现。“在制造公差的范围内”于是能够说明光刻工艺的精度并且例如能够位于2WI1的范围内。
[0062]根据该光电子半导体组件的至少一个实施方式，第二绝缘层和第三绝缘层在其背离n型传导的半导体层和P型接触层的角和棱边处具有材料剥离痕迹。材料剥离的痕迹在制造方法期间会因定向地剥离第二或第三绝缘层而造成。相应的层的棱边是如下部位，在所述部位处，相应的层的横向于主延伸平面伸展的侧面触及到层的在制造公差的范围内平行于主延伸平面伸展的覆盖面上。角是如下部位，在所述部位处两个棱边彼此相交。例如，角和/或棱边能够通过材料剥离展平和/或倒圆。尤其可行的是:第三绝缘层的角和/或棱边会剥离成，使得第二绝缘层在其角和/或棱边处部分地露出。用于制造第二和/或第三绝缘层的方法与之相应地能够在制成的光电子半导体组件上被验证。
[0063]根据该光电子半导体组件的至少一个实施方式，像素在制造公差的范围内沿着主延伸平面具有相同的几何扩展。换而言之，像素的有源区的区域沿着主延伸平面的几何尺寸分别相差最多10%，优选最多5%。这有时实现将像素用作为显示设备。
[0064]根据该光电子半导体组件的至少一个实施方式，n型接触层沿着两个相邻的像素的中点之间的假设的连接线的横向几何扩展最大为5WI1。“像素的中点”在此和在下文中能够指的是在P型传导的半导体层的覆盖面上的点，所述点在所有横向方向上距包围该像素的第二绝缘层和/或距n型接触层具有最大间距。与之相应地，n型接触层极其窄地构成，由此确保大的辐射穿过面。n型接触层的该窄的构成方案尤其通过该方法的自校准的掩模而是可行的。像素的辐射穿过面的大小在此基本上通过像素的有源区的横向扩展来提供。
[0065]根据该半导体组件的至少一个实施方式，两个相邻的像素沿着所述相邻的像素的中点之间的假设的连接线的横向间距最大为12wii。优选地，像素的横向间距能够为最大10y m。换而言之，像素能够构成得极其小，其中光电子半导体组件的整个辐射穿过面、即由所有像素的辐射穿过面形成的面仅会不显著地小于光电子半导体组件沿着主延伸平面的总面积。换而言之，与像素沿着主延伸平面的大小相比，n型接触层沿着主延伸平面极其小地构成。【附图说明】
[0066]下面，根据实施例和所附的附图详细阐述在此描述的方法以及在此描述的光电子半导体组件。
[0067]图1根据示意剖面图示出在此描述的方法的一个实施例。
[0068]图2示出在此描述的光电子半导体组件的一个实施例的示意图。[〇〇69]图3示出在此描述的光电子半导体组件的一个实施例的光显微照片。[〇〇7〇]图4示出在此描述的光电子半导体组件的一个实施例的扫描电子显微的照片。【具体实施方式】
[0071]相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图中示出的元件彼此间的大小关系和附图不能够视为是合乎比例的。更确切地说，为了更好的示出和/或为了更好的理解可以夸大地示出各个元件。
[0072]根据图1A的示意剖面图，详细阐述在此描述的用于制造光电子半导体组件的方法的第一方法步骤。首先，提供半导体层序列11、12、13，其具有带有底面11(3的1!型传导的半导体层11。[〇〇73]在覆盖面11a上施加有源区13和p型传导的半导体层12。此外，将第一层序列22、31 整面地施加到半导体层序列11、12、13上，所述第一层序列包括p型接触层22和第一绝缘层 31〇
[0074]根据图1B的示意剖面图，详细阐述在此描述的用于制造光电子半导体组件的方法的另一方法步骤。第一层序列22、31部分地被移除。由此，将第一层序列22、31划分成多个区域61、62,所述区域在横向上彼此间隔开地设置在p型传导的半导体层12的背离n型传导的半导体层11的覆盖面12a上。区域61、62空间上彼此分离。换而言之，区域61、62不彼此连接。
[0075]根据图1C的示意剖面图，详细阐述在此描述的用于制造光电子半导体组件的方法的另一方法步骤。现在，将第二绝缘层32整面地施加在与n型传导的半导体层11的底面11c 背离的露出的外面上，所述第二绝缘层与P型传导的半导体层12、第一绝缘层31和p型接触层22直接接触。尤其是，第二绝缘层32覆盖第一层序列22、31的区域61、62的侧壁6b。
[0076]图1D描述在此描述的方法的另一方法步骤。第二绝缘层32部分地被移除，使得随后第二绝缘层32基本上横向于半导体层序列11、12、13的主延伸平面伸展。第二绝缘层于是仅还完全地覆盖第一层序列22、31的区域61、62的侧壁6b。在此可行的是:第二绝缘层32具有材料剥离痕迹4。材料剥离的痕迹4也能够存在于第一绝缘层31的与n型传导的半导体层 11背离的覆盖面31a上。材料剥离痕迹4因定向的刻蚀方法而造成，所述刻蚀方法用于部分地移除第二绝缘层32。例如，材料剥离痕迹能够引起第二绝缘层32的角和/或棱边32e的展平或倒圆。[〇〇77] 在另一方法步骤，图1E中，部分地移除p型传导的半导体层12、有源区13以及n型传导的半导体层11。部分地移除例如借助于刻蚀方法进行，其中第一绝缘层31和第二绝缘层 32用作为用于刻蚀方法的掩模。
[0078]如在图1E中示出的那样，p型传导的半导体层12和有源区13在部分地移除之后划分成多个区域，所述区域形成像素71、72。
[0079]n型传导的半导体层11在部分地移除之后还一件式地构成。然而，n型传导的半导体层11现在具有沟槽111，在所述沟槽处打薄n型传导的半导体层lUn型传导的半导体层11 的覆盖面11a在打薄的区域111中与在像素71、72的区域中相比距n型传导的半导体层11的底面11c具有更小的间距。换而言之，n型传导的半导体层11的覆盖面11a在像素71、72的区域中比在沟槽111的区域中距n型传导的半导体层11的底面11 c具有更大的间距。在沟槽111 的区域中不存在像素71、72,并且反之亦然。
[0080]根据图1F的示意剖面图，详细阐述在此描述的用于制造光电子半导体组件的方法的另一方法步骤。在该方法步骤中，施加第三绝缘层33。对此，如在图1C的方法步骤中那样， 首先，将第三绝缘层33整面地施加在与n型传导的半导体层11的底面背离的露出的外面上。 随后，部分地移除第三绝缘层33，其中材料剥离痕迹4在此也能够保留在第三绝缘层33的角和/或棱边33e上。第三绝缘层33随后横向于半导体层序列11、12、13的主延伸平面伸展。第三绝缘层33能够与n型传导的半导体层ll、p型传导的半导体层12、n型接触层22以及第二绝缘层32直接接触。
[0081]根据图1G的示意剖面图，详细阐述用于制造在此描述的光电子半导体组件的另一方法步骤。在该方法步骤中，施加n型接触层21和金属化层23,其中n型接触层21和金属化层 23沿着半导体层序列11、12、13的主延伸平面伸展。在像素71、72的与p接触层22背离的侧壁 7b上能够存在金属化层23的和/或n型接触层21的材料痕迹5。所述材料痕迹5能够在随后的方法步骤中例如借助酸浴移除。n型接触层21与n型传导的半导体层11直接接触。金属化层 23与n型接触层21和p型接触层22电绝缘。金属化层23在光电子半导体组件运行中不电连接。
[0082]根据图1H的示意剖面图，详细阐述在此描述的用于制造光电子半导体组件的方法的另一方法步骤。在该方法步骤中，将第四绝缘层34整面地施加在与n型传导的半导体层11 的底面11c背离的外面上。于是，第四绝缘层34完全地遮盖n型接触层21、第三绝缘层33和金属化层23。第四绝缘层34尤其设置用于:将n型接触层21朝外电绝缘。
[0083]根据图1I的示意剖面图，详细阐述用于制造光电子半导体组件的方法的另一方法步骤。在该方法步骤中，部分地移除第四绝缘层34、第一绝缘层31和金属化层23,使得p型接触层22随后可从外部自由接近。在像素71、72处保留第一绝缘层31的如下部分，所述部分框架状地包围P型接触层22。现在，第一绝缘层31现在覆盖p型接触层22的最高10%、优选最高 5%。同样地，在像素71、72处保留金属化层23的如下部分，所述部分与半导体层序列11、12、 13间隔开地设置在第一绝缘层31a、第二绝缘层32a和/或第三绝缘层33a的覆盖面上。
[0084]随后，像素71、72通过沟槽111彼此分离。尤其可行的是:n型接触层21构成为是反射的和/或第三绝缘层33构成为是辐射不可透过的，使得像素71、72光学彼此分离。此外，沟槽111实现像素71、72的最佳的电学和/或光学分离。
[0085]根据图2的示意剖面图详细阐述在此描述的光电子半导体组件的一个实施例。光电子半导体组件包括半导体层序列11、12、13，其具有11型传导的半导体层11、有源区13和？ 型传导的半导体层12。此外，光电子半导体组件包括n型接触层21，所述n型接触层与n型传导的半导体层11直接接触并且构成为是导电的，以及包括P型接触层22,所述p型接触层直接地邻接于P型传导的半导体层12并且同样构成为是导电的。此外，光电子半导体组件包括第一绝缘层31、第二绝缘层32、第三绝缘层33和第四绝缘层34。第三绝缘层33设置在p型传导的半导体层12和n型接触层21之间并且横向于光电子半导体组件的主延伸平面伸展。第三绝缘层33直接邻接于n型接触层21的和p型传导的半导体层12的全部侧面。第三绝缘层33 能够将P型传导的半导体层12与n型接触层21电绝缘和/或光学隔离。
[0086]n型接触层的宽度、即其沿着两个相邻的像素的中点之间的假设的连接线的扩展在此能够在最少2mi至最高10M1的范围中。此外，两个相邻的像素沿着该相邻的像素的中点之间的假设的连接线的横向间距在至少5wii至最高20wii的范围中。[〇〇87]第二绝缘层32和第三绝缘层33分别横向于半导体层序列11、12、13的主延伸平面伸展。换而言之，第二和第三绝缘层32、33分别设置在像素71、72的侧壁7b处。[〇〇88]此外，光电子半导体组件包括金属化层，所述金属化层设置在第二绝缘层32和第三绝缘层33上。金属化层23不与半导体层序列11、12、13、11型接触层21和/或？型接触层22电连接。
[0089]此外，光电子半导体组件能够包括生长载体7。生长载体7例如能够借助蓝宝石或其他材料形成，所述其他材料适合于生长半导体层序列11、12、13。然而也可行的是:如例如在图1H中示出那样，光电子半导体组件不包括载体7。优选地，生长载体7由如下材料形成， 所述材料对于由有源区发射的电磁辐射构成为是辐射可透过的。优选地，光电子半导体组件于是沿朝生长衬底7的方向放射。
[0090]此外，第二绝缘层32和/或第三绝缘层33至少局部地具有材料剥离痕迹4。材料剥离痕迹4在此为第二绝缘层32的和/或第三绝缘层33的角和/或棱边32e、33e的展平或倒圆。 [〇〇91]根据图3的光显微照片详细阐述在此描述的光电子半导体组件的另一实施例。俯视图从光电子半导体组件的背离底面11c的一侧实现。光电子半导体组件包括多个像素71、 72,所述像素在横向上彼此间隔开地设置。像素框架状地被n型接触层21包围。n型接触层21 多重连续地构成并且能够具有网格的形状，所述网格包围像素71、72。在光电子半导体组件的横向外面21e上能够电接触n型接触层21。[〇〇92]此外，示出闭合的像素8。在该闭合的像素8中，第一绝缘层31、金属化层23和第四绝缘层34不被部分地移除。因此，闭合的像素8尚未开放并且闭合的像素8的p型接触层22不可自由接近。[〇〇93]根据图4的扫描电子显微照片详细阐述在此描述的光电子半导体组件的另一实施例。光电子半导体组件具有沟槽111。在沟槽和P型接触层22之间，设置有第二、第三和第四绝缘层32、33、34。在沟槽中存在n型接触层21，所述n型接触层框架状地包围像素71、72。
[0094] n型接触层21的框架状的和一件式的实施方式实现简单构成地接触n型传导的半导体层11。尤其是，通过n型接触层21不设置在n型传导的半导体层11的底面11c上而是设置在覆盖面11a上的方式实现:光电子半导体组件的整个辐射穿透面基本上不被缩小。n型接触层21能够通过对沟槽111进行自校准刻蚀而特别窄地构成，因为取消因例如光刻工艺引起的校准的不精确性。为了将n型接触层21与p型接触层22电绝缘，沉积第一、第二、第三和第四绝缘层31、32、33、34。此外，通过引入金属化的沟槽111防止像素71、72之间的光学串扰，由此改进对比度并且实现均匀的电流分布。这尤其实现在整个光电子半导体组件之上的均匀的光密度分布。[〇〇95] 本申请要求德国专利申请10 2014 101 896.6的优先权，其公开内容通过参考并入本文。
[0096]本发明并不限于根据所述实施例进行的描述。相反，本发明包括各个新的特征以及特征的各个组合，这尤其包含权利要求中的特征的各个组合，即使所述特征或所述组合本身没有在权利要求或实施例中明确地说明时也是如此。
【主权项】
1.一种用于制造光电子半导体组件的方法，所述光电子半导体组件具有多个像素(71， 72)，所述方法包括如下步骤:a)提供具有主延伸平面的半导体层序列(11，12，13)，所述半导体层序列具有:-具有底面(11c)的n型传导的半导体层(11)，-在所述n型传导的半导体层(11)的与所述底面(11c)背离的覆盖面(11a)上的有源区 (13)，和-P型传导的半导体层(12)，所述p型传导的半导体层设置在所述有源区(13)的与所述n 型传导的半导体层(11)背离的一侧上，b)施加第一层序列(22,31)，所述第一层序列包括p 型接触层(22)和第一绝缘层(31)，其中所述第一层序列(22,31)划分成多个区域(61，62)， 所述区域在横向上彼此间隔开地设置在所述P型传导的半导体层(12)的与所述n型传导的 半导体层(11)背离的覆盖面(12a)上，c)施加第二绝缘层(32)，所述第二绝缘层横向于主延伸平面伸展并且至少局部地覆盖 所述第一层序列的全部侧壁(6b)，d)部分地移除所述p型传导的半导体层(12)和所述有源区(13)，使得局部地露出所述n 型传导的半导体层(11)，并且将所述P型传导的半导体层(12)和所述有源区(13)划分成各 个区域(71，72)，所述区域在横向上彼此间隔开，其中每个所述区域包括所述p型传导的半 导体层(12)的一部分和所述有源区(13)的一部分，e)施加n型接触层(21)和金属化层(23)，使得所述n型接触层(21)和所述金属化层(23) 分别沿着所述半导体层序列(11，12，13)的主延伸平面伸展，f)部分地移除所述金属化层(23)和所述第一绝缘层(31)，使得至少局部地露出所述p 型接触层(22)。2.根据上一项权利要求所述的方法，其中所述第一绝缘层(31)和所述第二绝缘层(32) 用作为在步骤d)中用于部分地移除所述p型传导的半导体层(12)和所述有源区(13)的掩模。3.根据上一项权利要求所述的方法，其中借助刻蚀方法进行部分地移除所述p型传导 的半导体层(12)和所述有源区(13)。4.根据上述权利要求中任一项所述的方法，其中在步骤d)中附加地局部移除所述n型 传导的半导体层(11)，使得所述n型传导的半导体层(11)随后具有打薄的区域(111)，在所 述区域中，与在所述n型传导的半导体层(11)的其他的未被打薄的区域中相比，所述覆盖面 (11a)距所述n型传导的半导体层(11)的所述底面(11c)的间距更小。5.根据上述权利要求中任一项所述的方法，其中所述第一层序列(22,31)借助如下方 法步骤制造:_将所述P型接触层(22)整面地施加在所述p型传导的半导体层(12)的所述覆盖面 (12a)上，-将所述第一绝缘层(31)整面地施加在所述p型接触层(12)的背离所述n型传导的半导 体层(11)的一侧上，-部分地移除所述第一绝缘层(31)，-部分地移除所述P型接触层(22)，其中所述第一绝缘层(31)用作为掩模。6.根据上述权利要求中任一项所述的方法，其中在步骤d)和e)之间进行如下方法步 骤:施加第三绝缘层(31)，所述第三绝缘层横向于所述主延伸平面伸展，并且与所述第二 绝缘层(32)和所述p型传导的半导体层(12)直接接触。7.根据上述权利要求中任一项所述的方法，其中，制造所述第二绝缘层(32)和/或所述 第三绝缘层(33)借助如下方法步骤进行:-将所述第二绝缘层(32)和/或所述第三绝缘层(33)整面地施加在与所述n型传导的半 导体层(11)的所述底面(11c)背离的露出的外面上，-部分地移除所述第二绝缘层(32)和/或所述第三绝缘层(33)，使得所述第二绝缘层 (32)和/或所述第三绝缘层(33)基本上横向地伸展或横向于所述半导体层序列(11，12，13) 的主延伸平面伸展。8.根据上一项权利要求所述的方法，其中所述部分地移除借助定向干刻蚀法进行。9.根据上述权利要求中任一项所述的方法，其中在步骤e)和f)之间将所述光电子半导 体组件在能预设的时间片中浸入酸浴中，所述酸浴移除所述金属化层(23)的和/或所述n型 接触层(21)的位于所述像素(71，72)的与所述p型接触层(22)背离的侧壁(7b)上的材料痕 迹(5)。10.根据上述权利要求中任一项所述的方法，其中在步骤e)和f)之间，将第四绝缘层 (34)整面地施加在与所述n型传导的半导体层(11)的所述底面(11c)背离的露出的外面上。11.一种光电子半导体组件，其包括:-具有主延伸平面的半导体层序列(11，12，13 )，所述半导体层序列具有:_ 一件式构成的n型传导的半导体层(11)，-有源区(13)和p型传导的半导体层(12)，所述有源区(13)和所述p型传导的半导体层 (12)划分成多个区域，所述区域在横向上彼此间隔开，其中每个区域共同地与所述n型传导 的半导体层(11)形成刚好一个像素(71，72)，和-n型接触层(21)，所述n型接触层构成为是导电的并且所述n型接触层的底面(21c)邻 接于所述n型传导的半导体层(11)的所述覆盖面(1 la)，-P型接触层，所述P型接触层构成为是导电的并且所述P型接触层的底面(22c)邻接于 所述P型传导的半导体层(12)的所述覆盖面(12a)，和-第三绝缘层(33)，所述第三绝缘层构成为是电绝缘的并且基本上横向地伸展或者横 向于所述半导体层序列(11，12，13)的主延伸方向伸展，其中-所述第三绝缘层(33)设置在所述p型传导的半导体层(12)和所述n型接触层(21)之 间，并且直接地邻接于所述n型接触层(21)的全部侧面(21b)和邻接于所述p型传导的半导 体层(12)的全部侧面(22b)，-所述n型接触层(21)连续地构成并且框架状地包围所述像素(71，72)，和 -所述n型传导的半导体层(11)的所述覆盖面(11a)在所述像素(71，72)的区域中与在 所述n型接触层(21)的区域中相比距所述n型传导的半导体层(11)的所述底面(11c)具有更 大的间距。12.根据上一项权利要求所述的光电子半导体组件，其中所述像素(71，72)在全部横向安置的侧壁(7b)处通过所述第三绝缘层(33)包围。13.根据上述权利要求中任一项所述的光电子半导体组件，其具有第二绝缘层(32)，所 述第二绝缘层横向于所述半导体层序列(11，12，13)的主延伸平面伸展，并且设置在所述第 三绝缘层(33)和所述p型接触层(22)之间。14.根据上述权利要求中任一项所述的光电子半导体组件，其具有金属化层(23)，所述 金属化层沿着与所述主延伸平面垂直的方向与所述n型接触层(21)和与所述p型接触层 (22)间隔开地设置在所述第二绝缘层和第三绝缘层(32,33)的与所述n型传导的半导体层 (11)背离的覆盖面(32a，32b)上并且构成为是反射的。15.根据上述权利要求中任一项所述的光电子半导体组件，其具有第四绝缘层(34)，所 述第四绝缘层将所述像素(71，72)在其背离所述p型接触层(22)的侧壁(7b)处完全地包围， 并且直接地邻接于所述n型接触层(21)、所述金属化层(23)和所述第三绝缘层(33)。16.根据上述权利要求中任一项所述的光电子半导体组件，其中在所述p型接触层(12) 的所述覆盖面(12a)中的一个上设置有第一绝缘层(31)，所述第一绝缘层直接地邻接于所 述第二绝缘层(32)，并且所述第一绝缘层覆盖所述覆盖面(12a)的最多10%。17.根据上述权利要求中任一项所述的光电子半导体组件，其中所述第二绝缘层和所 述第三绝缘层(32,33)在其与所述n型传导的半导体层(11)和所述p型接触层(22)背离的角 和棱边(32b，33b)处具有材料剥离痕迹(4)。18.根据上述权利要求中任一项所述的光电子半导体组件，其中所述像素(71，72)在制 造公差的范围内具有相同的几何尺寸。19.根据上述权利要求中任一项所述的光电子半导体组件，其中所述n型接触层(21)沿 着两个相邻的所述像素的中点之间的假设的连接线的几何扩展最大为5mi。20.根据上述权利要求中任一项所述的光电子半导体组件，其中两个相邻的像素(71， 72)沿着相邻的所述像素(71，72)的中点之间的假设的连接线的横向间距最大为12mi。
【文档编号】H01L27/15GK105993075SQ201580008703
【公开日】2016年10月5日
【申请日】2015年1月27日
【发明人】伊莎贝尔·奥托
【申请人】欧司朗光电半导体有限公司