专利名称：一种机车信号发生装置的制作方法
技术领域：
本实用新型涉及一种机车车载设备信号发生装置，尤其是涉及一种应用于轨道交 通领域机车车辆的信号发生装置。
背景技术：
在轨道车的运行过程中，地面通过轨道发送机车信号，车载的轨道车运行控制设 备接收该模拟信号并解码，以确定运行前方的灯型和速度等级。因此，轨道车运行控制设备 的信号处理模块在其运行过程中起着至关重要的作用，确保该模块的正常工作并定期进行 功能检测也十分必要。机车信号发生模块应用于轨道车运行控制设备，并集成在该设备的数字入出插件 上。当需要对该设备的机车信号处理模块进行自检时，通过按键操作，简易机车信号发生模 块就会精确输出处理模块所需的所有灯型信号，通过查看结果，确保处理模块工作正常。系 统的关联图如图1所示。在一般近似的简易现实方案中，一般采用D/A转换的方式，通过CPU连续的输出波 形数据，模拟产生所需的信号。在该方案中，要获得连续波形，CPU必须工作在连续输出的 状态，占用了大量资源；输出的波形呈阶梯状，带有高频成分且精度低，很难被机车信号处 理模块准确解码。方案框图如图2所示。
实用新型内容本实用新型提供一种机车信号发生装置，该实用新型可以很好地克服现有技术存 在的要获得连续波形，CPU必须工作在连续输出的状态，占用了大量资源；输出的波形呈阶 梯状，带有高频成分且精度低，很难被机车信号处理模块准确解码的技术问题。本实用新型提供一种机车信号发生装置的具体实施方式
，一种机车信号发生装置 包括CPU、直接数字频率合成模块和晶振，CPU与直接数字频率合成模块相连，晶振与直接 数字频率合成模块相连，为直接数字频率合成模块提供时钟脉冲，CPU控制直接数字频率合 成模块产生调制信号。作为本实用新型进一步的实施方式，直接数字频率合成模块进一步包括 DDS (DirectDigital Frequency Synthesis，直接数字频率合成)芯片和若干电容，DDS芯 片的数据线、时序线和片选线与CPU的I/O 口相连。作为本实用新型进一步的实施方式，CPU通过SPI总线与直接数字频率合成模块 相连。作为本实用新型进一步的实施方式，直接数字频率合成模块的DDS芯片包括相 位累加器、正弦数据表模块、D/A转换器、低通滤波器，相位累加器与正弦数据表模块相 连，正弦数据表模块输出正弦波幅度的数字量信号，再经过D/A转换器输出模拟量，经过 低通滤波器输出正弦波的调制信号。直接数字频率合成模块输出的调制信号进一步为 FSK (Frequency ShiftKeying，频移键控)调制信号。[0010]作为本实用新型进一步的实施方式，DDS芯片包括至少两个频率寄存器，两个频率 寄存器装载不同的频率值，通过设置DDS芯片的控制寄存器的FSELECT位来选择频率寄存
ο作为本实用新型的一种典型实施方式，所述的DDS芯片具体采用AD9833芯片。通过应用本实用新型实施方式所描述的机车信号发生装置，利用核心器件AD9833 与少量外围器件构成，可编程产生高精确的基于FSK调制的机车信号，具有信号精度高、成 本低、电路简单，易于实现的优点。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提 下，还可以根据这些附图获得其他的附图。图1为现有技术轨道车运行控制设备的结构组成框图；图2为现有技术机车信号发生装置的结构组成框图；图3为本实用新型机车信号发生装置一种实施方式的结构组成框图；图4为本实用新型机车信号发生装置的DDS模块一种实施方式的结构组成框图；图5为本实用新型机车信号发生装置一种实施方式的电路原理图；图6为本实用新型机车信号发生装置一种实施方式的程序流程图；其中1-CPU、2_DDS模块、3_晶振、4_相位累加器、5_正弦数据表模块、6-D/A转换 器、7-低通滤波器、Ull-DDS芯片。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部 的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提 下所获得的所有其他实施例，都属于本实用新型保护的范围。作为本实用新型一种机车信号发生装置的具体实施方式
，如图3所示的是机车信 号发生装置具体应用在轨道机车车辆轨道车运行控制设备上的一种具体实施方式
，该实 施方式提供了一个简单的波形发生电路来获得高精度的FSK调制信号，模拟所需的轨道 信号，并送入机车信号处理模块实现对该模块功能的检验。一种机车信号发生装置包括 CPU1、直接数字频率合成模块2和晶振3，CPUl与直接数字频率合成模块2相连，晶振3与 直接数字频率合成模块2相连，为直接数字频率合成模块2提供时钟脉冲，CPUl控制直接数 字频率合成模块2产生调制信号。直接数字频率合成模块2包括DDS芯片和电容，DDS芯 片的数据线、时序线和片选线与CPUl的I/O 口相连。CPUl通过SPI总线与直接数字频率合 成模块2相连。其中，作为一种典型的实施方式，DDS芯片具体可以采用AD9833芯片。AD9833是 一款低功耗、可编程波形发生器，能产生正弦波、三角波和方波输出。各种类型的传感、激励 和时域反射仪应用都需要产生波形。输出频率和相位可通过软件进行编程，以便于调谐。无需外部元件。频率寄存器为28位；当时钟速率为25MHz时，可以实现0. IHz的分辨率。同 样，当时钟速率为IMHz时，可以实现0. 004Hz的调谐分辨率。AD9833通过一个三线式串行 接口写入数据。该串行接口能够以最高40MHz时钟速率工作，并且与DSP和微控制器标准 兼容。该器件采用2. 3V至5. 5V电源供电。直接数字频率合成模块2输出FSK调制信号。轨道信号就是一种FSK调制波形。 通过两种不同频率的正弦波按照一定频率切换再合成输出。不同的FSK调制频率，即两种 载频的切换频率代表不同的信息。模拟的轨道机车信号主要有两种ZPW2000制式的信号 和移频制式的信号。对于ZPW2000制式的信号,载频为1700HZ、2000HZ、2300HZ、2600HZ，载频偏移范围 小于 1. 5HZ。调制频率为 10. 3HZU1. 4HZU2. 5HZU3. 6HZU4. 7HZU5. 8HZU6. 9HZ、18HZ、 19. 1HZ、20. 2HZ、21. 3HZ、22. 4HZ、23. 5HZ、24. 6HZ、25. 7HZ、26. 8HZ、27. 9HZ、29HZ，调制频率 的频率偏移应小于0. 1HZ。对于移频制式的信号，载频为550HZ、650HZ、750HZ、850HZ，移频偏移范围小于 1.5HZ。调制频率为 7HZ、8HZ、8. 5HZ、9HZ、9. 5HZ、11HZ、12. 5HZ、13. 5HZ、15HZ、16. 5HZ、 17. 5HZ、18. 5HZ、20HZ、21. 5HZ、22. 5HZ、23. 5HZ、24. 5HZ、26HZ，调制频率的频率偏移应小于 0. 1HZ。作为本实用新型的一种典型实施方式，如图4所示，直接数字频率合成模块2的 DDS芯片包括相位累加器4、正弦数据表模块5、D/A转换器6、低通滤波器7，相位累加器4与 正弦数据表模块5相连，正弦数据表模块5输出正弦波幅度的数字量信号，再经过D/A转换 器(DAC) 6输出模拟量，经过低通滤波器7输出正弦波的调制信号。DDS芯片包括至少两个频 率寄存器，两个频率寄存器装载不同的频率值，通过设置DDS芯片的控制寄存器的FSELECT 位来选择频率寄存器。AD8933的核心就是28位的相位累加器，它由加法器和相位寄存器组 成，每来1个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加后输入到 正弦查询表地址中。正弦查询表包含1个周期正弦波的数字幅度信息，每个地址对应正弦 波中0° -360°范围内的1个相位点。查询表把输入的地址相位信息映射成正弦波幅度的 数字量信号，去DAC输出模拟量，相位寄存器每经过228/M个MCLK时钟后回到初始状态，相 应地正弦查询表经过一个循环回到初始位置，这样就输出了一个正弦波。如图5所示，Ull为DDS芯片AD9833，6，7，8脚分别接到CPUl的I/O 口，6脚为数 据线，7脚为时序线，8脚为片选线，5脚接晶振U12的3脚，10脚AD_0UT为波形输出。首先，对CPU初始化，定义控制AD9833的I/O接口，接着初始化AD9833芯片。启 动FSK上边频输出，如果判断调制频率定时结束，则启动FSK下边频输出，如果判断调制频 率定时结束，则回到启动FSK上边频输出。在进行FSK调制时，AD9833的两个频率寄存器 装载不同的频率值，通过设置AD9833的控制寄存器的FSELECT位来选择频率寄存器，程序 设计流程图如图6所示。本实施新型的实施方式在电路结构上只有AD9833芯片、数个电容和IOM晶振等器 件组成，所占用电路插件的空间极小，用CPU控制输出相应的波形，只需简单设计软件即可 实现多种波形输出。在与机车信号处理模块相同的系统内应用AD9833芯片产生高精度的 基于FSK调制的轨道信号，实现对该模块的功能自检。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和 润饰也应视为本实用新型的保护范围。
权利要求一种机车信号发生装置，其特征在于，包括CPU(1)、直接数字频率合成模块(2)和晶振(3)，CPU(1)与直接数字频率合成模块(2)相连，晶振(3)与直接数字频率合成模块(2)相连，为直接数字频率合成模块(2)提供时钟脉冲，CPU(1)控制直接数字频率合成模块(2)产生调制信号。
2.根据权利要求1所述的一种机车信号发生装置，其特征在于所述的直接数字频率 合成模块⑵包括DDS芯片和电容，DDS芯片的数据线、时序线和片选线与CPU(I)的I/O 口 相连。
3.根据权利要求1或2所述的一种机车信号发生装置，其特征在于所述的CPU(I)通 过SPI总线与直接数字频率合成模块(2)相连。
4.根据权利要求3所述的一种机车信号发生装置，其特征在于所述的直接数字频率 合成模块(2) DDS芯片包括相位累加器(4)、正弦数据表模块(5)、D/A转换器(6)、低通滤波 器(7)，相位累加器(4)与正弦数据表模块(5)相连，正弦数据表模块(5)输出正弦波幅度 的数字量信号，再经过D/A转换器(6)输出模拟量，经过低通滤波器(7)输出正弦波的调制 信号。
5.根据权利要求1、2、4中任一权利要求所述的一种机车信号发生装置，其特征在于 所述的直接数字频率合成模块(2)输出FSK调制信号。
6.根据权利要求5所述的一种机车信号发生装置，其特征在于所述的DDS芯片包括 至少两个频率寄存器，两个频率寄存器装载不同的频率值，通过设置DDS芯片的控制寄存 器的FSELECT位来选择频率寄存器。
7.根据权利要求6所述的一种机车信号发生装置，其特征在于所述的DDS芯片为 AD9833 芯片。
专利摘要本实用新型公开了一种机车车载设备信号发生装置，尤其是涉及一种应用于轨道交通领域机车车辆车载设备的信号发生装置，包括CPU、直接数字频率合成模块和晶振，CPU与直接数字频率合成模块相连，晶振与直接数字频率合成模块相连，为直接数字频率合成模块提供时钟脉冲，CPU控制直接数字频率合成模块产生调制信号。通过应用本实用新型实施方式所描述的机车信号发生装置，利用核心器件AD9833与少量外围器件构成，可编程产生高精确的基于FSK调制的机车信号，具有信号精度高、成本低、电路简单，易于实现的优点。
文档编号H03K3/02GK201690427SQ20102020551
公开日2010年12月29日 申请日期2010年5月27日 优先权日2010年5月27日
发明者吴洪波, 罗永升 申请人:株洲南车时代电气股份有限公司