运算放大器电路及基准电压产生电路模块的制作方法
【技术领域】
[0001] 本发明涉及一种模拟电路，尤其是涉及一种运算放大器电路。本发明还涉及一种 采用所述运算放大器电路的基准电压产生电路模块。
【背景技术】
[0002] 在大部分模拟电路中，都要用到运算放大器电路。在高精度的应用环境要求下，运 算放大器的精度变得越来越重要，对于运算放大器的固有失调和低频的闪烁噪声变得越来 越不能够容忍，所以要消除失调和低频的闪烁噪声。
[0003]对于在基准电压产生电路的应用中，运算放大器的失调电压会直接反映到基准电 压输出上面，增加基准电压的离散度，使得偏差增加。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种运算放大器电路，能够消除其失调和闪烁 噪声，提高其精度；为此，本发明还要提供一种采用所述运算放大器电路的基准电压产生电 路丰吴块。
[0005] 为解决上述技术问题，本发明的运算放大器电路，包括：一运算放大器；其中，还 包括：一斩波消失调电路，与所述运算放大器相连接，用于消除所述运算放大器的失调信号 和闪烁噪声。
[0006]所述基准电压产生电路模块，包括：
[0007] -基准电压产生电路，用于产生零温度系数的电压和零温度系数的电流；
[0008] -运算放大器，给所述基准电压产生电路提供反馈，令所述基准电压产生电路的 输出稳定在所需工作点，减少偏差；
[0009] -斩波消失调电路，用于调制所述运算放大器固有的失调电压以及低频的闪烁噪 声，进而调制所述运算放大器的失调给所述基准电压产生电路产生的基准电压带来的影 响；
[0010] 一低通滤波电路，用于对所述斩波消失调电路调制的失调信号进行滤波处理，即 滤除被调制的失调信号，只保留有用的基准电压信号。
[0011] 所述运算放大器为两级放大器，第一级为差分输入差分输出的放大器，第二级为 差分输入单端输出的放大器，第二级放大器的输入端连接在第一级放大器的输出端上。
[0012] 所述斩波消失调电路均为由两组不相交叠时钟控制的开关对。
[0013]所述滤波器由无源电阻和无源电容电路构成。
[0014]本发明的运算放大器电路不仅能消掉运算放大器差分输入对管的失调电压，也能 消除运算放大器中其余NMOS晶体管和PMOS晶体管的失调电压，有效提高了运算放大器的 精度。
[0015]本发明的运算放大器电路能够应用在基准电压产生电路这种连续时间系统中，而 自动校零技术（Auto-zeroing)不能应用在连续时间系统内；解决了运放失调电压对基准 电压的影响，减小了基准电压的离散性，降低了基准电压的偏差，提高了基准电压的精度。
[0016] 本发明的运算放大器电路应用在基准电压产生电路中能够实现较低功耗和较少 面积开销，并提高模块工作可靠性。
【附图说明】
[0017] 下面结合附图与【具体实施方式】对本发明作进一步详细的说明：
[0018] 图1是所述基准电压产生电路模块一实施例结构示意图；
[0019] 图2是所述运算放大器电路一实施例结构示意图；
[0020] 图3是所述斩波消失调电路一实施例结构示意图。
【具体实施方式】
[0021] 参见图1，并结合图2、3所示，所述基准电压产生电路模块在下面的实施例中，包 括：一基准电压产生电路，一运算放大器电路，一低通滤波电路。所述运算放大器电路包括 一运算放大器和一斩波消失调电路。
[0022] 运算放大器的失调电压对于基准电压Vref的影响可由传递函数推导出来。
[0023] 当不考虑失调电压时，则有
【主权项】
1. 一种运算放大器电路，包括：一运算放大器；其特征在于，还包括：一斩波消失调电 路，与所述运算放大器相连接，用于消除所述运算放大器的失调信号和闪烁噪声。
2. 如权利要求1所述的运算放大器电路，其特征在于： 所述运算放大器为两级放大器，第一级为差分输入差分输出的放大器，第二级为差分 输入单端输出的放大器，第二级的输入端连接在第一级的输出端上。
3. 如权利要求1或2所述的运算放大器电路，其特征在于： 所述运算放大器由第一 PMOS晶体管?第走PMOS晶体管（PMO?PM6)，第一 NMOS晶体 管?第六NMOS晶体管（NM1?NM6)组成；其中，第一 PMOS晶体管?第四PMOS晶体管（PMO? PM3)，第一 NMOS晶体管（醒1)和第二醒0S晶体管（醒2)组成第一级差分输入差分输出放大 器；第四PMOS晶体管?第走PMOS晶体管（PM3?PM6)，第H NMOS晶体管?第六NMOS晶体 管（醒3?NM6)组成第二级差分输入单端输出放大器； 所述第一级差分输入差分输出放大器中，第一 PMOS晶体管（PM0)的源极与电源电压 V孤端相连接，其漏极与第二PMOS晶体管（PM1)和第H PMOS晶体管（PM2)的源极相连接；第 二PMOS晶体管（PM1)的漏极与第一 NM0S晶体管（醒1)的漏极和栅极相连接，其连接的节点 记为VN1 ;第H PMOS晶体管（PM2)的漏极与第二NM0S晶体管（醒2)的漏极和栅极相连接， 其连接的节点记为VN2 ;第一 NM0S晶体管（醒1)和第二NM0S晶体管（醒2)的源极接地；第 一 PMOS晶体管（PM0)作为尾电流源，第二PMOS晶体管（PM1)和第二PMOS晶体管（PM2)作 为第一级差分输入差分输出放大器差分输入对管，第一 NM0S晶体管（醒1)和第二NM0S晶 体管（醒2)作为第一级差分输入差分输出放大器差分负载； 所述第二级差分输入单端输出放大器中，第四PMOS晶体管（PM3)和第五PMOS晶体管 (PM4)的源极与电源电压VDD端相连接，第四PMOS晶体管（PM3)的栅极与第五PMOS晶体管 (PM4)的栅极相连接，其连接的节点记为A ;第四PMOS晶体管（PM3)漏极与第六PMOS晶体 管（PM5)的源极相连接，第五PMOS晶体管（PM4)的漏极与第走PMOS晶体管（PM6)的源极相 连接，第六PMOS晶体管（PM5)的栅极与第走PMOS晶体管（PM6)的栅极相连接；第六PMOS晶 体管（PM5)的漏极与第五NM0S晶体管（醒5)的漏极相连接，其连接的节点记为B ;第走PMOS 晶体管（PM6)的漏极与第六NMOS晶体管（NM6)的漏极相连接，其连接的节点记为C ;第五 NM0S晶体管（醒5)的栅极与第六NM0S晶体管（NM6)的栅极相连接；第五NM0S晶体管（醒5) 的源极与第H醒0S晶体管（醒3)的漏极相连接，第六NMOS晶体管（NM6)的源极与第四NMOS 晶体管（NM4)的漏极相连接，第H NMOS晶体管（醒3)的栅极与第一级差分输入差分输出放 大器的节点VN2相连接，第H NMOS晶体管（醒3)的源极接地；第四NMOS晶体管（NM4)的栅 极与第一级差分输入差分输出放大器的节点VN1相连接，第四NMOS晶体管（NM4)的源极接 地；第四PMOS晶体管?第走PMOS晶体管（PM3?PM6)构成第二级差分输入单端输出放大 器的共源共栅负载，第H NMOS晶体管（醒3)，第四NMOS晶体管（NM4)作为第二级差分输入 单端输出放大器的输入差分对管；第五NMOS晶体管（NM5)，第六NMOS晶体管（NM6)共栅结 构增强第二级差分输入单端输出放大器的输出阻抗。
4. 如权利要求3所述的运算放大器电路，其特征在于： 所述斩波消失调电路包括一调制器和一解调器，所述调制器和解调器均为由两相不相 交叠时钟控制的开关对。
5. 如权利要求4所述的运算放大器电路，其特征在于： 在第一级差分输入差分输出放大器输入端加入斩波消失调电路的调制器（HI),所述调 制器（H1)的两个输入端分别记为1順和INP，并作为运算放大器电路的外部输入端；调制器 (H1)的输出端一端与运算放大器的第一级差分输入差分输出放大器差分输入对管（PM1)的 栅极相连接，其连接的节点记为P ;调制器（H1)的输出端另一端与运算放大器的第一级差 分输入差分输出放大器差分输入对管（PM2)的栅极相连接，其连接的节点记为N ; 在第二级差分输入单端输出放大器的输出端0和第二级差分输入单端输出放大器的 节点A处加入斩波消失调电路的解调器（H2);所述解调器（H2)的两个输入端分别记为A， 0,并连接到第二级差分输入单端输出放大器的节点A和输出端0上；解调器（肥）的两个输 出端分别记为C和B，并连接到第二级差分输入单端输出放大器的节点C和节点B。
6. 如权利要求5所述的运算放大器电路，其特征在于：所述调制器（H1)和解调器（H2) 均由两对开关构成，其中每两个开关先串联，然后再将串联后的两对开关并联；并联的两对 开关的两端（VIN1，VIN2)分别作为两对开关的两个输入端；在两个串联连接的开关支路 中，两个串联连接的节点分别作为两对开关的两个输出端（V01，V02); 所述两相不交叠时钟处于〇1相位时，对于调制器（H1)的输入端INP接入到运算放大 器的P端，另一输入端I順接入运算放大器的N端；对于解调器（H2)的输入端