一种分级共享式双通道流水线型模数转换器的制造方法
【技术领域】
[0001] 本发明涉及微电子学与固体电子学技术领域，尤其涉及一种高速低功耗的分级共 享式双通道流水线型模数转换器（pipelineADC)。
【背景技术】
[0002] 模数转换器（ADC)作为模拟领域和数字领域的接口，是电路系统中非常重要的部 分，它的性能直接影响着整个系统的总体性能。设计者一直致力于提高模数转换器的速 度和精度，W及降低功耗，显然该些目标不可能同时达到，因此需要对速度、精度、功耗进 行折中选取来获得符和要求的模数转换器。经过多年的发展，模数转换器形成了W下几 种主要的类型；E-A过采样、逐次逼近型、流水线型、快闪型。其中流水线型模数转换器 (pipelineADC)的覆盖范围最广，既可实现比较高的精度（可达16bit)，又可达到很高的 速度（可达200MHZW上），被广泛用于视频转换、无线通信W及消费电子产品中。目前流水 线模数转换器被广泛用于W移动通信产品为代表的中高端电子产品中，因此不仅要求高转 换速率而且还要求低功耗。
[0003] 图1为流水线型模数转换器的整体框图。如图1所示，流水线型模数转换器实质 上是一个多级幅值量化器，它的模数转换过程由级联的多个结构相似的低精度模数转换器 完成，该些低精度的模数转换器整体构成了一个高精度的模数转换器。由于流水线型模数 转换器的结构特点，其采样保持级和前几级的失调和误差等非理想因素是影响ADC性能的 主要因素，采样保持级和前级的精度和速度基本决定了整个模数转换器的速度和精度。对 于流水线型ADC来说，系统对采样保持级和首级的要求最高。为了保证高性能，采样保持级 和首级必须采用增益带宽积非常高的运算放大器搭建，而此类运算放大器功耗巨大，导致 采样保持级和首级消耗了系统的大部分功耗。随着级数的增加，每一级对输出的影响慢慢 减弱，对运放的要求也逐渐降低。因此，对采样级和首级进行优化设计是提高模数转换器性 能的主要方式。
[0004] 为 了实现低功耗，文献O'JagarajK,FettermanH,AnidjarK.A25〇-mW, 8-b, 52Msamples/sparallel-pipelinedA/Dconverterwithreducednumberof amplifiers.IE邸J.Solid-StateCircuits, 1997 巧）；312-320)提出 了一种共享放大器结 构的流水线型模数转换器，如图2所示。该种结构将一个放大器应用在相邻的两级，在不同 的时钟相位下，完成相邻两级的运算功能。然而该种技术存在两个弊端：
[000引a)额外引入的开关，令放大器的建立特性受到影响；
[0006] b)由于放大器的输入端口始终没有复位，储存在放大器输入电容上的电荷将会影 响下一级的采样和运算，称为记忆效应（memoryeffect)。
[0007] 文献（JunhuaShenand化ter化AO. 5-V8-bitl〇-Ms/sPipelinedADCin9〇-nm CMOS.IE邸J.Solid-StateCircuits, 2008 (4) ;787-796)提出 了另一种低功耗技术--去 采样保持级，通常采样保持级会占用整个ADC40%W上的功耗，将采样保持级去掉，直接将 信号在第一级进行处理，将会节省很多功耗，该种方式虽然节省了大量的功耗，但是由于没 有采样保持级，该种结构中的增益倍乘模块（MDAC)和子ADC模块的输入信号并不是同一 个信号，存在一个时间差At，所引起的孔径误差效应将会严重影响ADC的线性度，降低ADC 的面L和I化，并且该种影响在高速情况下将会更加严重，因此该种方式并不适用于高速设 计。此外，还有使用比较器代替运算放大器构成开关电容电路、开关运算放大器技术、利用 运算放大器的不完全建立减少功耗等低功耗技术。然而，该些低功耗技术均会降低模数转 换器的转换速率又或是需要复杂的数字后端处理电路对结果进行校准，均无法确保在高速 的情况下降低功耗。
[000引在高速设计中，时间交织双通道并行结构的模数转换器可W达到很高的速度。如 图3所示，该种结构中的每一个通道都是一个单独的模数转换器，通过不同相位的时钟控 制每个通道，使多通道交织工作，在一个时钟周期内完成多次转换使转换速率成倍增加。显 然，根据其结构可知，时间交织双通道并行结构的模数转换器的功耗和面积都会成倍的增 加。此外，通道间的失配会使ADC的线性度、SNDR(信噪谐波比）、S抑R(无杂散动态范围） 恶化，通常此类ADC需要复杂的后台数字校准技术来克服通道间的失配问题。
[0009] 除此之外，双采样技术（double-sampled)也可W提高ADC的转换速率。双采样技 术主要包括两组采样电容和一个运算放大器，两组采样电容由互补时钟控制，在一个周期 内完成两次采样。然后通过共享的工作方式，使用同一个运算放大器将采样结果保持并输 出。尽管双采样技术可W将采样速率倍增，但使用双采样技术的ADC的前几级需要极高增 益带宽积的放大器，该在高速pipelineADC设计中往往因为受工艺、功耗等条件限制不具 可行性，而且运算放大器的输入端口始终没有复位，还会存在记忆效应的影响。
[0010] 综上，现有的低功耗设计技术必然会影响到模数转换器的转换速率或精度，提高 速度又必然会显著增加功耗。虽然可W通过工艺的提升达到高速低功耗的目的，但成本很 高，而且还要面对低压设计的困境。因此，寻找一种能够在功耗和速度之间最佳折中的办法 十分有必要。
【发明内容】
[0011] 针对上述方案的不足，本发明的主要目的是提出一种新型高速低功耗结构的流水 线型模数转换器，适用于流水线型模数转换器的高速低功耗设计。在少量增加功耗和面积 的前提下，将模数转换器的速度提高一倍。
[0012] 本发明提出了一种分级共享式双通道流水线型模数转换器，其包括：
[0013] 双通道采样保持级电路，其用于对输入的模拟信号进行交织采样得到双路采样信 号，并将所述双路采样信号输出至双通道前级电路；
[0014] 双通道前级电路，其每一通道分别接收所述双路采样信号中的一路，并分别对所 述两路采样信号进行转换，生成双路前级处理信号；
[0015] 通道切换电路，用于将所述双通道前级电路产生的双路前级处理信号选择切换至 单通道后级电路；
[0016] 单通道后级电路，其用于接收输出至其的前级处理信号，并对其进行转换。
[0017] 其中，所述双通道前级电路仅位于所述分级共享式双通道流水线型模数转换器的 前k级，k级后为单通道后级电路；所述前k级双通道前级电路通过时间交织的工作方式 对模拟信号进行转换，前k级中的每个通道的转换速率为所述模数转换器整体转换速率的 1 / 2,k级后的单通道后级电路中每级的转换速率和所述模数转换器的总体转换速率相 同。
[0018] 其中，所述双通道采样保持级电路具有两组完整的采样保持电路，用于在一个时 钟周期内采样得到两路采样信号。
[0019] 其中，所述双通道前级电路采用完整的两组前级转换电路，分别对所述采样保持 电路采样得到的两路采样信号进行转换。
[0020] 其中，所述双通道采样保持级电路和双通道前级电路中的两个通道分别由不同的 时钟信号控制，且该两种不同的时钟信号频率相同，相位相差180°。
[0021] 其中，所述双通道采样保持级电路的采样频率为采样保持级所需时钟频率的两 倍。
[0022] 其中，所述双通道采样保持级电路的两个通道在通过交替工作的方式在一个周期 内完成两次采样保持过程。
[0023] 其中，所述双通道前级电路中每一通道的转换速率为所述模数转换器整体转换速 率的二分之一。
[0024] 其中，所述通道切换电路该电路包括多路开关和时钟控制电路；所述多路开关由 两个模拟开关构成，所述时钟控制电路用于选择控制所述两个模拟开关中一个打开，而另 一个闭合。
[0025] 其中，所述时钟控制电路为两相不交叠的时钟控制电路；且所述两个模拟开关分 别连接至所述双通道前级电路中的两个通道。
[0026] 本发明提出的上述方案具有如下优点：
[0027] 1、对采样保持级进行改进，使用双通道结构。单通道结构由于工艺的限制，在速度 达到一定程度时（W0. 35ym工艺为例，约为lOOMHz)无法再继续提高，并且功耗会随转换 速率提高急剧上升。而采用多通道结构在高速情况下可有效降低功耗，并且不受工艺限制 进一步提升电路的速度。改进后的采样保持级由两组完整的采样保持电路W及相应的时钟 控制模块构成。模拟输入信号同时接入两组采样保持电路的输入端。通过时钟控制，使两 组并行的采样保持电路对信号进行交织采样。改进后的采样保持级在一个时钟周期内可进 行两次采样，采样速率增加一倍。
[0028] 2、对整体结构进行改进，采用分级共享式双通道结构，仅在系统关键的前级采用 双通道结构，后级采用单通道结构。3、采用通道切换电路对两路信号进行合并。
【附图说明】
[0029] 图1为现有技术中流水线型模数转换器结构示意图；
[0030] 图2为现有技术中采样共享放大器技术的流水线型模数转换器结构示意图；
[0031] 图3为现有技术中时间交织双通道并行结构流水线型模数转换器结构示意图；
[0032] 图4为本发明中分级共享式双通道流水线型模数转换器结构示意图；
[0033] 图5为本发明模数转换器中双通道采样保持级电路结构示意图；
[0034] 图6为本发明中双通