并位于导体部 311，331，341，351的内周部的内侧。导体部311，331，341，351任一个都是沿着忍部23的外 周进行延伸的线状导体部。
[0074] 图3中的电感器12是由电感器用导体部312, 332, 342, 352和导体部 33V6, 34V6, 35V6所构成。如图2所示，忍部24贯通电介质层32~36并位于导体部 312, 332, 342, 352的内周部的内侧。导体部312, 332, 342, 352任一个都是沿着忍部24的外 周进行延伸的线状导体部。 W75] 图3中的电感器17是由电感器用导体部337, 347, 357A，357B和导体部 34V7, 35V7, 35V8 所构成。
[0076] 如W上所述，电容器用导体部 313, 315, 316, 323, 324, 325A，32 5B，326、电介质层32的所述多个部分构成电容器13~16。如图4A~图5C 所示，导体部313, 315, 316, 323, 324, 325A，325B，326任一个都被配置于在 从垂直于基板21的第1面21a的方向进行观察的时候与电感器用导体部 311，312, 331，332, 337, 341，342, 347, 351，352, 357A, 357BW及导体部 33V5, 33V6, ：MV5 ~ 34V7, 35V5~35V8不相重叠的位置。因此，电容器13~16可W说是被配置于在垂直于基 板21的第1面21a的方向进行观察的时候与电感器11，12, 17不相重叠的位置。
[0077] 接着，参照图4A~图5CW及图6并就本实施方式所设及的LC复合部件1的制造 方法的一个例子作如下说明。图6是表示本实施方式所设及的LC复合部件1的制造方法 的一个例子的流程图。关于该例子的制造方法，包含多个LC复合部件1的成为基板21的 部分的娃晶圆片上形成多个LC复合部件1的基板21W外的构成要素，并制作LC复合部件 1的部件主体20被排列成多列的基础构造物，通过切断该基础构造物从而使多个部件主体 20互相分离。由此，制作出多个LC复合部件1。
[0078] W下着重于1个LC复合部件来就LC复合部件1的制造方法的一个例子进行进一 步详细说明。还有，在W下说明过程中为了方便起见将成为基板21的部分称作为基板21。 在该例子的制造方法中，首先在基板21之上使用薄膜形成技术来形成多个电介质层W及 多个导体部（图6的步骤SlOl)。具体地来说首先在基板21的第1面21a之上形成电介质 层31。接着，在电介质层31之上形成图4A所表示的多个导体部。多个导体部的形成方法 既可W是在形成没有被图形化的导体层之后由使用了掩膜的蚀刻来对导体层实行图形形 成的方法，又可W是使用掩膜来形成图形化的导体层的方法。作为导体层的形成方法能够 使用瓣射法和电锻法等各种各样的薄膜形成方法。W下所说明的其他多个导体部的形成方 法与该方法相同。
[0079] 接着，由例如瓣射法来形成电介质层32。接着，在电介质层32之上形成图4B所表 示的电容器用导体部323, 324, 325A，325B，326。接着，形成电介质层33。接着，随着在电介 质层32, 33上形成导体部33V1~33V6用的6个孔而在电介质层33上形成导体部33V7~ 33V11用的5个孔。接着，形成图4C所表示的多个导体部。
[0080] 接着，形成电介质层34。接着，在电介质层34上形成导体部34V1~34V7用的7 个孔。接着，形成图5A所表示的多个导体部。接着，形成电介质层35。接着，在电介质层 35上形成导体部35V1~35V8用的8个孔。接着，形成图5B所表示的多个导体部。接着， 形成电介质层36。
[0081] 接着，在电介质层36上形成端子用导体部41~44用的4个孔。接着，由例如电 锻法来形成图5C所表示的端子用导体部41~44 (图6的步骤S102)。端子用导体部41~ 44是W其厚度成为大于电介质层36的厚度的形式被形成的。
[0082] 接着，在电介质层32~36上形成忍部23, 24用的2个孔（图6的步骤S103)。接 着，W填埋上述2个孔内并且覆盖端子用导体部41~44的形式形成之后成为磁性层22W 及忍部23, 24的预备磁性层（图6的步骤S104)。接着，研磨预备磁性层至端子用导体部 41~44露出（图6的步骤S105)。由此，在预备磁性层当中留在忍部23, 24用的2个孔内 的部分成为忍部23, 24,剩余的部分成为磁性层22。通过形成磁性层22W及忍部23, 24从 而完成基础构造物的制作。接着，W切割下多个部件主体20的形式切断基础构造物（图6 的步骤S107).
[0083] 在W上所说明的例子的制造方法中，厚度比较大的基板21成为必要。运就是说基 板21的厚度Tl大于磁性层22的厚度T2,运样对于实现本实施方式所设及的LC复合部件 1的特征来说是方便可行的。
[0084] 还有，本实施方式所设及的LC复合部件1的制造方法并不限定于W上所述的例 子。例如，在LC复合部件1当中至少基板21与磁性层22之间的多个电介质层W及多个导 体部也可W由低溫同时烧成法来进行形成。
[0085] 接着，就本实施方式所设及的LC复合部件1的作用W及效果作如下说明。在本实 施方式所设及的LC复合部件1中，如图1所示因为将磁性层22设置于3个电感器11，12, 17 的近旁所W能够减小为了获得所希望的电感器而必要的电感器11，12, 17的尺寸。因此，根 据本实施方式，电感器11，12, 17能够小型化，其结果LC复合部件1能够小型化。
[0086] 另外，在本实施方式中能够缩短构成电感器11，12, 17的电感器用导体部的长度， 并且使电感器11，12, 17能够小型化。在此情况下，能够减小电感器11，12, 17的电阻值，因 而其结果能够减小电感器11，12, 17的导体损耗。
[0087] 另外，在本实施方式中磁性层22相对于电感器11，12, 17只被设置于垂直于基板 21的第1面21a的方向上的单侧。因此，根据本实施方式，与磁性层相对于电感器11，12, 17 被设置于上述垂直方向上的两侧情况相比较相对能够减少磁性材料的使用量。其结果LC 复合部件1的低成本化成为可能。从该观点出发基板21优选为非磁性即复数相对导磁率 的实部为1或者复数相对导磁率的实部接近于1。具体地来说基板21的复数相对导磁率的 实部优选为1~2. 5的范围内。还有，复数导磁率的实部是由复数相对导磁率的实部与真 空导磁率[4 31XlO7 (H/m)]的积来求得的。
[0088] 另外，在本实施方式中电感器11，12, 17被基板21和磁性层22夹持。从电感 器11，12, 17来看，关于磁性层22侧的第1空间，由磁性层22就能够获得相对于电感器 11，12, 17的电磁屏蔽效果。另外，从电感器11，12, 17来看，关于基板21侧的第2空间，不 存在磁性层22,但是存在厚于磁性层22的基板21。关于该第2空间，由基板21就能够从电 感器11，12, 17避开相对于电感器11，12, 17给予电磁影响的要素。因此，关于该第2空间， 由基板21就能够获得相对于电感器11，12, 17的电磁屏蔽效果。因此，根据本实施方式，能 够提高LC复合部件1的电磁屏蔽性能。
[0089] 在本实施方式中，基板21的复数导磁率的虚部小于磁性层22的复数导磁率的虚 部。由此，根据本实施方式，能够抑制由于位于电感器11，12, 17近旁的基板21的厚度Tl 变大而引起的电感器11，12, 17的磁损耗增加。从该观点出发优选基板21的复数相对导磁 率的虚部要小。具体地来说基板21的复数相对导磁率的虚部优选为O~0. 025的范围内。 还有，复数导磁率的虚部是由复数相对导磁率的虚部与真空导磁率的积来求得的。
[0090] 为了使取决于磁性层22的上述电感器11，12, 17的小型化效果被明显发挥，磁性 层22的复数相对导磁率的实部优选为在某种程度上较大。具体地来说磁性层22的复数相 对导磁率的实部优选为1. 1~5. 0的范围内。
[0091] 在此，就所求得的第1模拟实验的结果而言说明磁性层22的复数相对导磁率的实 部相对于基板21的复数相对导磁率的实部的比率与获得所希望电感的电感器11的长度的 关系。在此，将磁性层22的复数相对导磁率的实部相对于基板21的复数相对导磁率的实 部的比率定义为导磁率比。另外，将在导磁率为任意的时候获得所希望电感的电感器11的 长度相对于在导磁率比为1的时候获得所希望电感的电感器11的长度的比率定义为电感 器长度比率。在第1模拟实验中，将基板21的复数相对导磁率的实部设定为1。W下，将电 感器11的长度称作为电感器长度。在第1模拟实验中，作为电感器11是设想在一个方向 上进行延伸的带状电感器。另外，在第1模拟实验中，在导磁率比为1的时候将获得所希望 电感的电感器长度设定为2725ym。将第1模拟实验的结果表示于表1和图7中。 阳09引[表U
[0093]
[0094] 根据表1和图7可了解到如果导磁率比成为1. 1W上的话则电感器长度比率成为 0. 96W下并且获得电感器长度的有意义的短缩效果。另外，根据表1和图7可W了解到如 果导磁率比成为I. 5W上的话则电感器长度比率成为0. 87W下并且明显获得上述缩短效 果。还有，关于线圈状的电感器11，与在一个方向上进行延伸的带状电感器相比较相对能够 期待电感器长度的缩短效果变大。因此，第1模拟实验的结果可W说是显示了由实际的LC 复合部件1来获得的电感器长度的短缩效果的最小限的大小。
[0095] 考虑第1模拟实验的结果来与假定磁性层22的复数相对导磁率的实部与基板21 的复数相对导磁率的实部相等的情况相比较，为了有意义地发挥取决于磁性层22的所述 电感器11，12, 17的小型化的效果，磁性层22的复数相对导磁率的实部优选为基板21的复 数相对导磁率的实部的1. 1倍W上。另外，为了明显发挥上述效果，磁性层22的复数相对 导磁率的实部优选为基板21的复数相对导磁率的实部的1. 5倍W上。
[0096] 另外，从明显地使相对于取决于磁性层22的电感器11，12, 17的电磁屏蔽效果发 挥的观点出发，磁性层22的复数相对导磁率的虚部优选为较大，但是如果过大的话则会招 致电感器11，12, 17的磁损耗增加。鉴于运些原因，磁性层22的复数相对导磁率的虚部优 选为0.0011~0.05的范围内。
[0097] 为了由基板21来获得充分的磁屏蔽效果，有必要与磁性层22的厚度T2相比较来 明显地增大基板21的厚度Tl。另外，如果基板21的厚度Tl变得过大的话，则LC复合部件 1的厚度也会变得过大W至于变得违背于LC复合部件1的小型化W及薄型化的要求。鉴于 运些原因，在本实施方式中将基板21的厚度Tl控制在磁性层22的厚度T2的1. 1~3倍 的范围内，优选为1.5~2倍的范围内。
[0098] 另外，在将磁性层22的复数相对导磁率的实部设定为基板21的复数相对导磁率 的实部的1. 1倍W上的时候，为了由基板21来获得与磁性层22相同等W上的电磁屏蔽效 果，而有必要将基板21的厚度Tl做到磁性层22的厚度T2的1. 1倍W上。在将磁性层22 的复数相对导磁率的实部设定为基板21的复数相对导磁率的实部的1. 5倍W上的时候，为 了由基板21来获得与磁性层22相同等W上的电磁屏蔽效果，而有必要将基板21的厚度Tl 做到磁性层22的厚度T2的1. 5倍W上。
[0099] 然而，作为为了提高电子部件的电磁屏蔽性能的一般方法为W夹持电子部件的构 成要素特别是夹持电感器的形式设置面的面积大的一对金属层。但是，如果将该方法适用 于LC复合部件并且想要对LC复合部件实行薄型化的话，则电感器与金属层之间的距离变 小并且由满电流损耗引起的电感的损耗变大，W至于高频带上的LC复合部件的特性劣化。 相对于此，在本实施方式中因为能够如W上所述由基板21W及磁性层22来获得电磁屏蔽 效果，所W没有必要W夹持电感器11，12, 17的形式设置面的面积大的一对金属层。因此， 根据本实施方式，能够减少由电感器11，12, 17的损耗引起的LC复合部件1的特性的劣化， 并且LC复合部件1的能够薄型化。
[0100] 另外，在从垂直于基板21的第1面21a的方向进行观察的时候，如果构成电容器 13~16的电容器用导体部和构成电感器11，12, 17的电感器用导体部被配置于互相重叠 的位置的话，则电容器用导体部与电感器用导体部之间的距离会伴随于LC复合部件1的薄 型化而变小，并且起因于电容器用导体部的由满电流损耗引起的