半导体装置和电力转换设备的制造方法
【技术领域】
[0001]本发明涉及半导体装置和具有该半导体装置的电力转换设备。
【背景技术】
[0002]低功率容量的电力转换设备中所使用的逆变器设备和电源设备配备有诸如绝缘栅双极型晶体管(IGBT)等的开关元件。
[0003]近来，针对开关元件的驱动电路广泛使用配备有用于利用来自低电压侧的输入信号来驱动高电压侧的开关元件的电平移位功能的高电压集成电路(HVIC)。
[0004]具有开关元件的电路结构的示例是包括用于驱动负载的串联连接的开关元件的桥式电路。
[0005]该桥式电路具有高电压侧的开关元件和低电压侧的开关元件的串联连接。在这两个开关元件之间的中点电位连接负载。按不同的基准电位驱动高电位侧的开关元件和低电位侧的开关元件。
[0006]传统上提出了两个技术。专利文献1公开了电平移位电路使用寄生电容减小了的高耐压M0SFET的技术。专利文献2公开了用于在电源电压上升的过程中避免诸如等离子体显示等的维持时间段内的误操作的高耐压输出电路。
[0007]专利文献1:PCT专利申请的日文翻译(日本特表)2012-519371
[0008]专利文献2:日本专利第4660975
[0009]HVIC包括电平移位电路和配置于该电平移位电路的后级的互补金属氧化物半导体(CMOS)电路。在该HVIC中，电平移位电路内的晶体管根据输入信号的电平来进行0N/OFF (接通/断开)操作；并且该晶体管的开关操作驱动CMOS电路的0N/0FF操作。来自CMOS电路的输出信号驱动桥式电路中的开关元件。
[0010]在该系统中，响应于输入信号的电平变化而改变电平移位电路内的晶体管的栅极电压需要一定时间。该所需时间影响了 CMOS电路的操作的开始时间。
[0011]因而，HVIC的电平移位控制是使相对于输入信号的电平变化的开关元件的应答时间延迟的因素其中之一。因而，需要缩短HVIC中的信号传输的延迟时间。
【发明内容】
[0012]本发明是有鉴于该情形而作出的，并且本发明的目的是提供缩短了信号传输的延迟时间的半导体装置和电力转换设备。
[0013]为了解决上述问题，本发明提供一种半导体装置，用于驱动开关元件，所述半导体装置包括:电平移位电路，用于将一次电位系统的输入信号传输至与所述一次电位系统不同的二次电位系统；前级电路，其包括第一晶体管，用于接收从所述电平移位电路所输出的栅极驱动信号；以及后级电路，其包括沟道类型与所述第一晶体管的沟道类型相同的第二晶体管，用于根据来自所述第一晶体管的输出信号来驱动所述开关元件，其中，所述第一晶体管的第一阈值电压低于所述第二晶体管的第二阈值电压。
[0014]本发明还提供一种电力转换设备，包括:桥式电路，其具有呈串联连接的高电位侧的开关元件和低电位侧的开关元件，并且在高电位侧的开关元件和低电位侧的开关元件之间的中点电位连接至负载；以及半导体装置，其包括:电平移位电路，用于将一次电位系统的输入信号传输至与所述一次电位系统不同的二次电位系统；前级电路，其包括第一晶体管，用于接收从所述电平移位电路所输出的栅极驱动信号；以及后级电路，其包括沟道类型与所述第一晶体管的沟道类型相同的第二晶体管，用于根据来自所述第一晶体管的输出信号来驱动所述高电位侧的开关元件，其中，所述第一晶体管的第一阈值电压低于所述第二晶体管的第二阈值电压。
[0015]本发明的半导体装置和电力转换设备缩短了信号传输的延迟时间。
【附图说明】
[0016]图1示出半导体装置的结构的示例；
[0017]图2示出电力转换设备的结构的示例；
[0018]图3示出HVIC的结构的示例；
[0019]图4示出输入信号的电平变化与PM0S晶体管的栅极电压和漏极电压的变化之间的关系的不例；
[0020]图5示出HVIC的结构的另一示例；
[0021]图6示出输入信号的电平变化与PM0S晶体管的栅极电压和漏极电压的变化之间的关系的另一不例；
[0022]图7示出HVIC的第一变形例的结构；
[0023]图8示出HVIC的第二变形例的结构；以及
[0024]图9示出HVIC的第三变形例的结构。
[0025]附图标iP,说曰月
[0026]1:半导体装置
[0027]la:电平移位电路
[0028]lb:前级电路
[0029]lc:后级电路
[0030]Swl:开关元件
[0031]Trl，Tr2:晶体管
[0032]Vtpl，Vtp2:阈值电压
[0033]ga:输入信号的电平变化的时序图
[0034]gb-1, gb-2:晶体管的输出信号的电平变化的时序图
[0035]ta:输入信号的电平变化的时刻
[0036]TDa，TDb:延迟时间
【具体实施方式】
[0037]以下参考附图来详细说明根据本发明的优选实施例的半导体装置。图1示出半导体装置的结构的示例。半导体装置1包括电平移位电路la、前级电路lb和后级电路lc，并且驱动开关元件Swl。半导体装置1例如对应于HVIC。
[0038]电平移位电路la使输入信号的低电压侧的电压电平进行电平移位，以得到驱动开关元件Swl所需的高电压测的电压电平。
[0039]具有第一晶体管Trl的前级电路lb接收从电平移位电路la所输出的栅极驱动信号。
[0040]具有沟道类型与晶体管Trl的沟道类型相同的第二晶体管Tr2的后级电路lc根据来自晶体管Trl的输出信号来驱动开关元件Swl。
[0041]将晶体管Trl的阈值电压Vtpl (第一阈值电压)设置为比晶体管Tr2的阈值电压Vtp2(第二阈值电压)低的值:Vtpl〈Vtp2。
[0042]图1的时序图ga示出提供至半导体装置1的输入信号的电平变化，其中纵轴表示输入信号的电压并且横轴表不时间。
[0043]时序图gb-Ι示出在晶体管Trl的阈值电压Vtpl等于晶体管Tr2的阈值电压Vtp2的情况下晶体管Trl的输出信号的电平变化，其中纵轴表示晶体管Trl的输出信号的电压并且横轴表示时间。
[0044]时序图gb-2示出在晶体管Trl的阈值电压Vtpl低于晶体管Tr2的阈值电压Vtp2的情况下晶体管Trl的输出信号的电平变化，其中纵轴表示晶体管Trl的输出信号的电压并且横轴表示时间。
[0045]输入信号的电平在时刻ta从L电平改变为Η电平。在如时序图gb_l所示、Vtpl=Vtp2的情况下，从输入信号的电平改变的时刻ta起直到晶体管Trl变为0N并且晶体管Trl的输出信号的电平改变为止需要持续时间TDa。
[0046]在如时序图gb-2所示、Vtpl〈Vtp2的情况下，从输入信号的电平改变的时刻ta起直到晶体管Trl变为0N并且晶体管Trl的输出信号的电平改变为止需要持续时间TDb (小于 TDa)。
[0047]因而，通过将前级电路lb内的晶体管Trl的阈值电压Vtpl设置为比后级电路lc内的晶体管Tr2的阈值电压Vtp2低的值来缩短延迟时间。所缩短的持续时间是从时间TDa减去时间TDb所得到的值。
[0048]在对本发明进行详细说明之前，将参考图2?4来对具有HVIC的电力转换设备的结构和要解决的技术问题进行若干说明。图2示出电力转换设备的结构的示例，并且示出电力转换设备的桥式电路周边的结构。
[0049]电力转换设备2包括:HVIC 10、LVIC(低电压集成电路)30、桥式电路20、电源V1、电源V2和电感器L0 (或L负载)。桥式电路20包括作为开关元件的IGBT 21a和22a以及二极管D21和D22。
[0050]具有IGBT 21a和二极管D21的高电位侧的开关部还被称为上臂，并且具有IGBT22a和二极管D22的低电位侧的开关部还被称为下臂。
[0051]在图2的结构中，利用HVIC 10来进行上臂的驱动控制并且利用LVIC 30来进行下臂的驱动控制。然而，一个半导体集成电路可以进行HVIC 10和LVIC 30的两个功能。
[0052]HVIC 10具有高电位侧输入端子H-1N、高电位端子H-VDD、高电位侧输出端子H-0UT和中间电位端子Vs作为端子。
[0053]LVIC 30具有低电位侧输入端子L-1N、低电位端子L-VDD、低电位侧输出端子L-0UT和接地端子GND作为端子。
[0054]电力转换设备中的端子和组件之间的电气连接如下所述。
[0055]在HVIC 10中，高电位端子H-VDD连接至电源VI的正极侧端子。高电位侧输出端子H-0UT连接至IGBT 21a的栅极。
[0056]中间电位端子Vs连接至电源VI的负极侧端子、IGBT 21a的发射极、二极管D21的阳极、电感器L0的一端、IGBT 22a的集电极和二极管D22的阴极。IGBT 21a的集电极连接至电源Vss和二极管D21的阴极。
[0057]在LVIC 30中，低电位端子L-VDD连接至电源V2的正极侧端子。低电位侧输出端子L-0UT连接至IGBT 22a的栅极。接地