一种FDD系统GaN功率管的栅极偏置电路的制作方法
【专利摘要】本实用新型提供一种FDD系统GaN功率管的栅极偏置电路，其包括：包括：运算放大器U1、场效应晶体管U2、场效应晶体管U3、漏极PMOS场效应晶体管U4、48V转+5V电源芯片U5,一个+5V转?5V电源芯片U6、电位器R1以及电阻R2、R3、R4、R5、R6、R7、R8、R9。其中，U1、U5、U6和R1、R2、R3、R4构成栅极供电电路；U2、U3、U4、U6和R5、R6、R7、R8、R9构成漏极延时电路。本实用新型可实现给GaN功率管栅极提供负压偏置，并保证栅压先上电2毫秒后漏压才能接通，保护GaN功率管不会因为栅压过高而烧毁。
【专利说明】
一种FDD系统GaN功率管的栅极偏置电路
技术领域
[0001]本实用新型涉及移动通信领域，更具体说，它涉及一种FDD系统GaN功率管的栅极偏置电路。
【背景技术】
[0002]在无线通信系统中，射频功率放大器是整个无线信号传输的关键器件，它的作用是将直流电源提供的功率转化为射频功率传输出去。功放模块的效率和带宽是衡量功率放大器性能的最重要的参数之一。
[0003]目前，在我们的移动通信产品中，对功率放大器提出了更高的要求，最重要的指标就是效率要高，带宽要宽。GaN HEMT器件因为其截止频率高，效率高，带宽宽越来越受到人们的重视。但是和LDMOS不同，GaN HEMT需要负栅压偏置，如果在未上栅压或者栅压为O而漏压正常的情况下，哪怕Ims的时间也足够让GaN功率管烧毁。
[0004]本实用新型的内容是通过硬件电路实现GaN功率管的上电时序，保证只有在栅压已经提供的情况下，漏压延时至少2ms才能加到GaN功率管漏极，从而保护功率管。
【实用新型内容】
[0005]本实用新型的目的是克服现有技术中的不足，而提供一种FDD系统GaN功率管的栅极偏置电路。
[0006]本实用新型的目的是通过以下技术方案实现的。这种roD系统GaN功率管的模拟栅极偏置电路，包括:包括:运算放大器Ul、场效应晶体管U2、场效应晶体管U3、漏极PMOS场效应晶体管U4、48V转+5V电源芯片U5，一个+5V转-5V电源芯片U6、电位器Rl以及电阻R2、R3、尺4、1?5、1?6、1?7、1?8、1?9;其中，1]1、1]5、1]6和1?1、1?2、1?3、1?4构成栅极供电电路;1]2、1]3、1]4、1]6和1?5、R6、R7、R8、R9构成漏极延时电路。
[0007]所述偏置电路中，电源芯片U5输入接48V，输出为+5V;电源芯片U6输入接+5V，输出为-5V，电源芯片U6同时还设置一功能脚Ρ0Κ;电位器Rl，电阻R2与电源芯片U6的输出-5V相连;运算放大器Ul同相输入端与电位器Rl相连，反向输入端与电阻R3、R4相连提供比例放大电路;运算放大器Ul输出端给GaN功率管提供负的栅压Vgs;电源芯片的功能脚POK通过电阻R5与场效应晶体管U2栅极相连，场效应晶体管U2源极接地，场效应晶体管U2漏极通过上拉电阻连接+5V，同时场效应晶体管U2漏极通过电阻R7与场效应晶体管U3栅极相连，场效应晶体管U3源级接地，场效应晶体管U3通过电阻R8、R9连接到48V，漏极PMOS场效应晶体管U4源级接48V，漏极PMOS场效应晶体管U4漏极输出接VDD，漏极PMOS场效应晶体管U4栅极连接电阻R8、R9共用端。
[0008]本实用新型的有益效果是:该电路给GaN功率管栅极提供负压偏置，并保证栅压先上电2毫秒后漏压才能接通，保护GaN功率管不会因为栅压过高而烧毁。
【附图说明】
[0009 ]图1是本实用新型GaN功率管的栅极偏置电路。
【具体实施方式】
[0010]下面结合附图和实施例对本实用新型做进一步描述。
[0011]如图1所示，这种FDD系统GaN功率管的模拟栅极偏置电路，包括:包括:运算放大器U1、场效应晶体管U2、场效应晶体管U3、漏极PMOS场效应晶体管U4、48V转+5V电源芯片U5，一个+5￥转-5￥电源芯片1]6、电位器1?1以及电阻1?2、1?、1?4、1?5、1?6、1?7、1?8、1?9;其中，1]1、1]5、1]6和町、!?2、1?、1?4构成栅极供电电路;1]2、1]3、1]4、1]6和1?5、1?6、1?7、1?8、1?9构成漏极延时电路。
[0012]所述偏置电路中，电源芯片U5输入接48V，输出为+5V;电源芯片U6输入接+5V，输出为-5V，电源芯片U6同时还设置一功能脚Ρ0Κ;电位器Rl，电阻R2与电源芯片U6的输出-5V相连;运算放大器Ul同相输入端与电位器Rl相连，反向输入端与电阻R3、R4相连提供比例放大电路;运算放大器Ul输出端给GaN功率管提供负的栅压Vgs;电源芯片的功能脚POK通过电阻R5与场效应晶体管U2栅极相连，场效应晶体管U2源极接地，场效应晶体管U2漏极通过上拉电阻连接+5V，同时场效应晶体管U2漏极通过电阻R7与场效应晶体管U3栅极相连，场效应晶体管U3源级接地，场效应晶体管U3通过电阻R8、R9连接到48V，漏极PMOS场效应晶体管U4源级接48V，漏极PMOS场效应晶体管U4漏极输出接VDD，漏极PMOS场效应晶体管U4栅极连接电阻R8、R9共用端。
[0013]其实现过程如下:
[0014](I)48V上电瞬间，漏极PMOS场效应晶体管U4截止，VDD = O;电源芯片U5、U6未启动，Vgs = O,功率管处于未上电状态；
[0015](2)48V上电后，电源芯片U5输出+5V，此时电源芯片U6输入+5V，-5V从O开始逐渐降低到-5V。在-5V输出电压从OV下降到-4.75V时，POK输出高电平5V。在输出-4.75V时，POK =5V，运算放大器Ul导通，VGS已经产生负的电压。但是此时，场效应晶体管U2导通，场效应晶体管U3截止，漏极PMOS场效应晶体管U4截止。VDD = 0，此时栅压已经正常供电；
[0016](3)运算放大器当Ul输出小于-4.75并逐步向-5V靠拢的时候，POK输出低电平，此时栅极负电压正常提供，场效应晶体管U2截止，场效应晶体管U3和漏极PMOS场效应晶体管U4 导通，VDD = 48V。
[0017]最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。
【主权项】
1.一种roD系统GaN功率管的栅极偏置电路，其特征在于:包括:包括:运算放大器Ul、场效应晶体管U2、场效应晶体管U3、漏极PMOS场效应晶体管U4、48V转+5V电源芯片U5，一个+5V转-5V电源芯片U6、电位器Rl以及电阻R2、R3、R4、R5、R6、R7、R8、R9;其中，Ul、U5、U6和Rl、R2、R3、R4构成栅极供电电路；U2、U3、U4、U6和R5、R6、R7、R8、R9构成漏极延时电路。2.根据权利要求1所述的H)D系统GaN功率管的栅极偏置电路，其特征在于:所述偏置电路中，电源芯片U5输入接48V，输出为+5V;电源芯片U6输入接+5V，输出为-5V，电源芯片U6同时还设置一功能脚Ρ0Κ;电位器Rl，电阻R2与电源芯片U6的输出-5V相连;运算放大器Ul同相输入端与电位器Rl相连，反向输入端与电阻R3、R4相连提供比例放大电路;运算放大器Ul输出端给GaN功率管提供负的栅压Vgs;电源芯片的功能脚POK通过电阻R5与场效应晶体管U2栅极相连，场效应晶体管U2源极接地，场效应晶体管U2漏极通过上拉电阻连接+5V，同时场效应晶体管U2漏极通过电阻R7与场效应晶体管U3栅极相连，场效应晶体管U3源级接地，场效应晶体管U3通过电阻R8、R9连接到48V，漏极PMOS场效应晶体管U4源级接48V，漏极PMOS场效应晶体管U4漏极输出接VDD，漏极PMOS场效应晶体管U4栅极连接电阻R8、R9共用端。
【文档编号】H03F1/52GK205509987SQ201521128015
【公开日】2016年8月24日
【申请日】2015年12月30日
【发明人】韩持宗, 吴超
【申请人】三维通信股份有限公司