专利名称：：用于恢复水平同步的方法和装置的制作方法
技术领域：
：本发明涉及利用一个锁相环路从已收的TV信号恢复水平同步的方法和装置，其中的方法包括的步骤有产生一个循环振荡信号，对所说的振荡信号和所说的已收的TV信号的水平同步脉冲作相位比较，对相位比较的结果进行低通滤波并使用相位比较的滤波的结果控制振荡信号的产生，以便减小在振荡信号和已收TV信号的水平同步脉冲之间的相位误差。由菲利浦半导体开放部发表的出版物＂Valvo技术信息841221＂上的题为＂水平-垂直组合TDA2579＂的文章描述了已有技术的水平同步恢复方法。锁相环路的目的是同步一个振荡输出信号，例如可用借助已收TV信号的同步脉冲控制图象显示的扫描。但是由于低的S/N比、反射、同步脉冲的幅度降低和共道干扰等原因使得该信号时常严重失真。在相位比较的步骤中，将已收的TV信号的同步脉冲的相位角与振荡信号的相位相比较。该相位比较步骤产生正比于相位差的一个信号。通常，信号包括用于控制振荡信号的产生的稳态(DC)成分和由于不希望的失真所引起且尽可能由低通滤波器抑制的波动(AC)成分。在抑制失真的过程中，特别由低通滤波器带宽确定锁相环路的带宽是至关重要的。带宽越小则对于失真的抑制越好，且产生的振荡信号的将会越稳定。但是，带宽越小该锁相环路获得锁定状态就越困难。在锁定状态之前是一个＂俘获＂状态，在该俘获状态中，振荡信号的频率和/或相位远离输入信号的频率和/或相位，以至于对于该锁相环路来说不可能成为锁定。在这种俘获状态期间，输入信号的同步脉冲通常被直接地用于振荡信号的同步，当然使得这样的振荡信号具有由于输入信号的失真和由于测量的不准确引起的浮动。一种直接同步的方法是将输入信号或至少是输入信号的同步脉冲直接加到振荡器，从而旁路相位检测器和环路滤波器。另一种从美国专利3846584得知的方法是切断该环路滤波器，以便使得带宽非常大以及输入信号的同步脉冲到达未经滤波的振荡器。当输入同步脉冲和振荡信号足够吻合时，锁相环路被切换到＂锁定＂状态。用于TV信号的水平同步的实际的锁相环路具有带宽是几百Hz，例如200Hz的环路滤波器的带宽。该频率范围是在锁定模式中的振荡器稳定状态合理稳定操作和从俘获状态进入到锁定状态的合理地容易和快速过渡之间的两个方面的一个兼顾。如果带宽太小，则只有在振荡信号的频率和相位是非常接近输入同步信脉冲的频率和相位是才能够进入到锁定状态。在俘获状态中这是十分难于实现的。本发明的目的是获得既方便又快捷的俘获并且是稳定和基本没有失真的锁定操作。为了实现这一目的，根据本发明的方法的特征在于这样的步骤计数在所说的振荡信号和已收TV信号的水平同步脉冲之间保持一个预定的同步程度期间的周期数；根据所说的计数结果控制所说的锁相环路的带宽，以便在所说的周期数目增加的同时逐步降低所说的带宽。所以，当脱离俘获状态并进入到锁定状态时，锁相环路的带宽是相当宽的(例如170Hz)，以便使得从俘获状态进入到锁定状态的过渡容易和快捷。在该过渡之后，在振荡信号和输入信号之间在频率和/或相位可以仍然存在相当大的差异。在锁定状态继续时，锁相环路的带宽就象一个漏斗的宽度逐渐变小，直到到达要比已有技术的锁相环路的通常的带宽小得多的一个最终值(例如4Hz)为止。传统的锁相环路使用在环路滤波器输出端的平均相位差来调节在本振输出端的频率。这将使得系统能够被定标，以便让平均相位差实际为零而行频为一个正确值。这样的一个系统在模拟硬件的条件下是最佳的结论，包括一个最基本的性能的限制，这种限制的原因是这样的事实，即存在一个恢复相位和行长度的单一的处理过程，而行长度事实上和与相位无关。例如可以想象行长度是正确的而相位却不正确。为了调节相位，传统的锁相环路是改变行长度而使得其不再是正确的。就象在文章＂用于消费TV的同步方案＂(出版在＂1995年同步技术国际会议会刊＂第165-170页，德国，Essen省，Saalbau市，1995年12月14-15日)指出的，这种缺点可应用一个双回路的PLL来避免。根据本发明的一个优选的实施例，这种方法可以进一步由下列的步骤为特征利用该相位比较的结果产生指示所说的振荡器信号的周期长度的一个信号；对于如此获得的该长度指示信号进行低通滤波，并采用经过滤波的长度指示信号来控制所说的振荡信号的产生，从而利用所说的计数结果控制该低通滤波器的带宽。在对低通滤波器的设计中必须实现由通过低通滤波器传送的信号的DC-成分确定振荡信号的周期(＝频率)。所以，根据本发明的方法的特征还在于长度指示信号的低通滤波的零频率传送仍不受带宽控制的影响。尤其是根据本发明的方法可具有这样的特征，即对于长度指示信号的低通滤波是一个数字滤波，具有的Z-变换函数是C*(1-α)n/(1-α/z)n其中的C是常数，n是一个正整数，α受计数结果的控制。如上所述，在根据本发明的方法中，一个被滤波的长度指示信号被产生且用于确定振荡信号的周期的长度，相位比较的结果将进一步控制振荡信号的相位。为了进一步减小噪声的影响和对于振荡信号的产生的干扰，根据本发明的方法还具有这样的特征，即计数结果控制着这种相位控制。如在将要结合图2解释的那样，一种用于对于相位控制进行控制的简单方法在于，当所说的周期数目增加时，计数的结果逐步地衰减对于该振荡信号的相位控制。根据本发明的方法最好还具有这样的特征，即在所说的周期的一个第一数目期间所说的锁相环路的带宽被保持恒定，而在周期的第一个二数目期间而被逐渐朝向一个较低的电平减小，并在周期的数目超过所说的第二数目时被再次保持恒定在该较低的电平。这将使得很容易标定滤波过程，其中在所说的周期的第一数目期间的带宽确定同步过程的初始的转换速度，而在所说的周期的第二数目之后的带宽确定最终的精确值。根据本发明，当着在存在一个预定的同步程度的期间中的周期数目增加时，响应对于该周期数目计数的结果，锁相环路的带宽被减低，所以当所说的同步的预定程度不再存在时，该锁相环路的带宽可被增加。这种带宽的增加可被获得最大值，例如重新设置计数的结果为零，或者是通过几个步骤减低计数的结果，例如减低到1，或者是通过在每一次所说的同步的预定程度不存在时利用一个预定的因数去除计数的结果。相位比较步骤包括必需确定在已收的TV信号中的同步脉冲的位置。这可通过将已收信号的电平和一个削波电平相比较并且确定该同步脉冲和该削波电平边沿的重叠部分来确定。这种削波电平本身可以通过测量已收信号的消隐电平和最高的同步电平并计算该削波电平，例如取其中值来确定。理想的情况是，削波电平是一个恒定值，但是它会受到进入到已收信号中的噪声的干扰。为了从削波电平尽可能地去除噪声和干扰，本发明所具有的特征是，从已收TV信号检测一个削波电平，对于该削波电平进行低通滤波，在对于所说的振荡信号和已收TV信号的水平同步脉冲的相位比较中使用该滤波的削波电平、计数的结果对于该削波电平滤波带宽进行附加控制，以便当所说的周期数目增加时逐步地减小该带宽。本发明还涉及用接收的TV信号中恢复水平同步的装置。可以注意到，其对步骤，即在存在所说预定程度的同步期间的周期数目的计数，以及响应所说的计数的结果控制一个锁相环路的带宽，用软件实现远比用硬件实现容易的多。所以一个从已收的TV信号恢复水平同步的装置最好具有这样的特征带有一个数字信号处理器和一个存储器，该存储器包括一个存储的程序用于控制装置的操作。本发明还涉及一个显示装置，包括用于从已收的TV信号恢复水平同步的装置。还可能使得市场现存的装置升级，例如通过替换一个装在这种装置中程序，通过采用本发明的一个过多个方案的升级版本。这样的升级版本能够以磁盘、光盘、智能卡或其它的适当的存储介质得到。所以本发明涉及到包括有存储的程序的存储介质，用于控制信号处理器从已收的TV信号恢复水平同步的操作。本发明还涉及一个包括有程序的信号，用于控制信号处理器从已收的TV信号恢复水平同步的操作。参考附图对本发明的其它的方案作描述。其中，图1示出显示装置的一部分，包括一个装置采用本发明的软件方案。图2是实现本发明的程序的功能图。图3a和3b是说明图2的功能图的信号波形。图4是说明来自lcll计数器的环路滤波器的带宽的相关性的曲线。在对于附图描述的说明书的结尾有表1和表2，表1是用C-码编程的函数，用于图2中的功能图，表2是第二个用C-码编程的函数，用于图2中的功能图。图1示出带有用于接到天线的输入端2的一个TV前端1。该前端带有通常的用于对于一个CVBS(复合视频消隐同步)信号进行选择、放大和检测的RF和IF级。信号加到一个AD转换器3，在一个时钟信号产生器4的控制下对信号进行取样和数字化。对于具有15625Hz行频和50Hz光栅频率的标准的PAL-B信号来说，取样频率可以是例如13。5MHz，这将意味着一个标准的TV行包括864个取样。图1的装置还包括一个数字信号处理器(DPS)5，带有用于处理数字CVBS信号的中央处理单元(CPU)6和一个或多个DAC转换器7，用于并输出已处理信号的成分，例如Y、U、V视频信号和水平及垂直扫描信息。Y、U、V视频信号在视频处理单元17中作处理以便将视频送到信号驱动一个显示装置16。水平和垂直扫描信息都在一个编址单元15中作处理，用于确定在显示装置16的屏幕上的视频信号的位置。该显示装置16例如可以是一个阴极射线管、一个液晶显示屏或等离子显示屏。DSP5经过通信总线8接到ROM类型的一个程序存储器9和RAM类型的一个数据存储器10。RAM10用于存储输入信号的取样和输出信号的取样。从AD转换器3到RAM10的输入信号的存储和从RAM10到DA转换器7的输出信号的读出是分别经过作为DSP5的一部分的直接存储器存取单元(DMA)DMA11和12进行的。DMA11和12的操作可以独立于CPU6的操作，以使得该CPU与其处理工作无关。ADC3、DAC7、DMA11和12都是由时钟信号产生器4所控制。与之相对照的是CPU6是由晶体振荡器13确定的一个时钟所控制，而且该晶体振荡器13的频率实际上高出时钟信号产生器4的频率(例如高于100MHZ)。图1中的装置的更详细的操作如下所述。CVBS输入取样经过DMA11存储在用作一个循环＂缓存器＂的RAM10的一部分中。该输入缓存器的容量相当随意，但是要足以存储至少几个TV行。一个写指针要保持写过程的进展。当该输入缓存器写满时，输入信号的写入将返回到输入缓存器的起始位置。在CPU从输入缓存器读出每一个具有单个TV行的大小的连续的部分的同时，并将这些部分存储在下面称之为＂CVBS[]＂的RAM10的一部分中，请见结合图的描述。该CPU在存储在ROM9中的程序指令的控制下处理这样的单一TV行。这些程序指令可以包括用于解调伴音lF的程序、用于同步恢复的程序、用于副载波再生的程序用于色解码的程序和用于电视图文解码的程序等。更详细的内容可见在此用作参考的本申请人的在先申请PHN14905。参考图2将可见到，该同步恢复程序产生一个可变的＂Nsync＂，它包括CPU必须从输入缓存器复制到CVBS[]阵列中的取样数。一个读出指针保持读出过程的进行。由于写入到输入缓存器的过程是连续进行且不能停止，所以连续的单一TV行部分的读出和处理将会比写入过程要快，而且通过比较读出指针和写入指针，该程序确定什么时候必须被停止而直至充足的新取样写入到输入缓存器为止。以此方式获得时钟信号产生器4和CPU6之间的操作的同步。CPU产生的输出取样存储在称之为＂输出缓存器＂的RAM10的另一部分中，而如此收集在输出缓存器中的取样由DMA12以相似于上述的输入缓存器的方式读出并传送到DA转换器7。在通信总线8被DMA单元和CPU同时使用时，这种通信总线很容易过载。为了减少通信总线的使用和给予CPU更快的存取，提供一个高速缓存器14用于收据和指令的对于CPU的往复通信。图2的功能图示出包括在ROM9中的程序的一部分，该程序部分用于控制在锁定状态中的水平同步的恢复。俘获状态是由程序的另一部分(没示出)控制，它给出水平同步脉冲的位置和所期望的行长度的估计。这可以采用一个例如最小局部取和的方法实现。这种方法意味着计算例如60个取样的一个局部的取样和。随后该局部位移一个取样并再次计算。当取和是最小是发出一个同步脉冲。在图2中给出了用于处理标准的50HZ隔行625行的PAL制电视信号的预定的最佳值，以便更好理解图2的功能图。但是这些值应该仅被认为是一个例子。在把这些值用于实际的信源编码时，这些值是由常量或变量名表示，以使得它们被容易地改变，例如在必须处理不同的TV制式的情况中。第一个程序模块M1称之为＂lpf＂接收包括在线性阵列CVBS[]中的信号取样。该阵列包括例如用于从此已收的CVBS信号的一部分的2500个阵列单元。以13。5Mc/s进行取样，一个标准的PAL-TV信号的一个TV行包括864个取样，但是最好是阵列CVBS[]包括更多的空间，例如存储多于一行和/或能够处理其它的电视标准的信号，例如HDTV信号。程序模块M1执行下列的功能--首先该程序模块低通滤波已收信号。与视频信号相比，将被处理的同步信号是低频信号。为了减小高频信号信号成分和失真(例如分别是色度信号和噪声)对于同步恢复的影响，CVBS信号的带宽被减小到小于1MHz。低通滤波的输出取样存储一个输出阵列y[]中每一个这样的输出取样都是通过把例如5个左侧邻接的取样和5个右侧邻接的取样添加到一个具体的CVBS(中心)取样而得到的，每一个所具有的加重因数是距离中心取样越远而越小。如此获得的滤波器是以软件实现的横向低通滤波器。--在程序模块M1中同时对信号作亚取样。由于和在CVBS[]中的输入信号相比较在y[]阵列中的信号具有减小的带宽，因此有可能通过亚取样减少输出取样的数目。虽然采用较大的因数是可能的，但是在测试程序中亚取样是以因数2进行的。在从一套(11个)相邻的CVBS取样产生出一个y取样之后，随后的y取样是从相对于第一套不是移动一个而是移动两个CVBS取样取样的新的一套(11个)相邻CVBS取样计算得出的。换句话说，只有每一个偶数(或奇数)CVBS取样被用作一个中心取样来产生输出取样。--如图2中所示，程序模块M1接收一个变量＂hs_exp＂。这是一个浮点变量，指向程序期望发现水平同步脉冲的中心所在处的CVBS[]阵列的位置。＂hs_exp＂的值已经在将要描述的程序模块M10(或者是通过控制该俘获模式的程序的一部分)执行之前的过程中计算出。程序模块M1使用变量＂hs_exp＂的整数部分放置在y[]阵列中的固定位置或靠近该位置的同步脉冲的中心，例如在位置24，以便该阵列y[24]包括(接近)该输出信号的中心同步取样。--采用包括(标定)864个取样的在CVBS[]阵列中的一个PAL-TV行，并利用因数2进行的亚取样，输出阵列y[]将要求至少432个单元存储完整的输出行。但是由于进一步的同步恢复只计算靠近最感性趣的水平同步脉冲的取样，且因为在输出阵列中的水平同步脉冲的位置已经是接近已知(围绕单元24)，所以输出阵列的长度可被考虑减少到少于一个TV行，相应节省存储器和处理时间。在测试程序中，利用在接近位置12-36的所期望的水平同步脉冲，包括的y[]阵列只是在单元0-75。第二个程序模块M2称之为＂重合＂(coincidence)，接收在模块M1中得出的y取样和表示被估计的削波电平的一个变量＂slice_est＂这一个削波电平(最好是中间值)是在黑电平和最高同步电平之间，而且是在以下面结合程序模块M4和M5描述的方式中的程序的执行周期的过程中被计算的。重合模块的用途是探明在y[]阵列中的期望的位置处(在取样12和26之间)是否的确存在水平同步脉冲。该模块把y取样0-5、19-30和43-48与由变量＂slice_est＂给出的估计值比较。这在图3a中示出。0-5和43-48这12个取样超过削波电平的每一次以及取样19-30之一低于削波电平的每一次，都使得在该重合模块M2中的一个事先初始化为零的计数器(coincidence)递增1。在结果上使得该计数器能够获得最大值是24，这意味着一个完好的脉冲定位在正确的位置。在判定作出模块M3中的计数器＂coincidence＂与值19进行比较并确定如果该计数器超过该值，即如果其重合要好于19的话，将继续执行该描述的程序。同时地，判定作出模块M3检测是否变量＂ll_est＂低于一个最大的可接收行长度值940，该变量是在程序的早期执行中计算的，表示在两个连续水平同步脉冲之间的估计的行长度(以CVBS取样表示)。如果重合条件或行长度条件不满足，该程序将检测是否有垂直脉冲同步出现，并随之进入到控制垂直同步恢复的程序或返回俘获模式。当这两个条件都满足时，程序进入到程序模块M4＂削波黑电平检测＂(slice_black_level_detect)。该模块计算作为y取样16-31(全部都在同步脉冲之内)的均值的最高同步电平和作为y取样59-75(全部都在同步脉冲后沿)的均值的黑电平。该黑电平存储在变量＂black_calc＂中。在黑电平和最高同步电平的中间值被计算并作为削波电平存储在称之为＂slice_calc＂中。由于如此获得的削波电平和黑电平会由于噪声和其它干扰的原因而发生浮动，所以这两个值都将通过在命名为＂削波黑电平滤波＂(slice_black_filter)的程序模块M5中作低通滤波，并且把滤波的值分别存储在变量＂slice_est＂和＂black_est＂中。关于程序模块M5的更详细的描述在下给出。此时的程序进入到锁相环路软件实施，包括相位检测模块M6、环路滤波器模块M9和振荡器模块M10。相位检测模块M6执行通过图3说明的下列的功能--利用由变量＂slice_est＂给出的削波电平，该模块确定由y取样表示的同步脉冲的前沿P1的重叠部分位置。该位置是通过把该取样值插入到该取样的紧邻之前该重叠部分紧邻之后而确定的，具有浮点精确度。--利用同步脉冲的后沿，该模块以同样的方式确定削波电平的重叠P2的位置。--以浮点精度把由浮点变量＂hs_exp＂表示的CVBS位置模块转换成对应于y[]阵列的位置。--最终该模块计算在重叠部分前沿点P1和由＂hs_exp＂指示的位置之间的距离，并将该距离以浮点变量＂phi_0＂存储，并以相类似的方式计算由＂hs_est＂指示的位置和后沿重叠点P2之间的距离并将该距离以一个浮点变量存储在变量＂phi_1＂中。其中的＂phi_0＂和＂phi_1＂是由y取样表示的。随后，程序计算在语句M7中的＂相位差＂(phasedifference)，dphi_calc＝(phi_0-phi_1)/2，它是在重叠点P1和P2之间的同步脉冲途中的被测中心位置和由变量＂hs_exp＂给定的所希望的位置之间的相位差，它是由振荡器模块M10在先前TV行处理期间计算的。判定作出语句M8把该相位差和一个预定的门限(例如5个取样)相比较，并且当该相位差低于该门限时，该程序将继续进行环路滤波器模块M9。如同已经介绍的那样，当相位和行长度被处理和分别地滤波时，能够获得锁相环路的更好的性能。所以程序模块M9开始对于行长度进行计算并分别地滤波该相位差和行长度。当前行的行长度是通过下列的语句计算的ll_calc＝ll_est-2*(dphi_calc-dphi_calc1)其中的ll_est表示先前行的已经计算的和滤波的行长度，dphi_calc是在所希望的(hs_exp)和当前考查的同步脉冲被测中心之间的差，而dphi_calc1是在先前程序执行过程中计算的相位差。因数2是出自这样的事实，即dphi_calc和dphi_calc1是由y取样数和在CVBS取样中的ll_calc和ll_est数目表示的。从上述的语句中可以看到，当着先前行和当前行的相位差都是零时，先前计算的行长度被保存(ll_calc＝ll_est)。但是当着该相位差不是零但是相等时，先前发现的行长度显然是正确的而因此不变，而只有该相位(即由＂hs_exp＂指示的同步脉冲的位置)需要较正。当着系统被锁定时，它必须跟踪在相位和行长度中的改变。通常标准的广播TV信号具有良好定义的时间基准，但是可能会有非常低的信噪比。实际的行长度几乎不变，但是被测的相位差和行长度可能会包括很大的误差。所以，这些被测的值必须被滤波，以便使得在相位和/或行长度中的被测的改变将导致在分别的滤波-输出值中的小得多的改变。为了做到这一点，图2的环路滤波模块M9包括＂ll_filter＂的功能，用于滤波计算的行长度＂ll_calc＂和输出滤波的行长度＂ll_est＂。而且，它还包括一个功能＂dphi_filter＂，用于滤波计算的相位差＂dphi_calc＂和输出滤波的相位差＂dphi_est＂。用于行长度滤波器＂ll_filter＂的一个循环数字滤波器最佳的软件文本包括使用下面的Z变换H(z)=C*(1-α1-αz-1)n----I]]>其中的C是一个常数而n是一个正整数。实用上的在简化和效率之间的兼顾是一个二阶的滤波器，(n＝2)和C＝1，给出下列的z变换H(Z)H(z)=(1-α1-αz-1)2----II]]>该滤波器的-3db带宽是fc=arccos(1+α2-(1-α)222α)·fH2π----III]]>其中的fH是例如在PAL-B制式中的15625Hz的行频率。用于H同步恢复的一个PLL滤波器的-3db带宽的通常值是大约200Hz。当采用较大的带宽时将容易有低频误差经过该滤波器而导致波动的视频行扫描和相应的不稳定的图象。另一方面，当把该带宽设置得较小时，将要使得系统花太多的时间来获得正确的同步。所以，环路滤波器的带宽的选择显然是一个兼顾的问题。为了避免这种兼顾性的问题，行长度滤波器的带宽被设置成相关一个＂收敛＂-计数器＂lcll＂计数器。这种计数器每一次递增现存同步的一个预定的程度。随着收敛计数器的增加而带宽减小，以便使得同步恢复更为强有力而不受噪声和其它失真的影响，正确地同步时间越长则该同步就越稳定。一种实现这样的同步的容易的方式是如下表示的那样根据计数器＂lcll＂收敛在上述的公式中采用参数α如果lcll＜TR0α＝α0IV如果TR0≤lcll＜TR1α=1-1CONV(lcll-TR0)+11-α0----V]]>如果TR1≤lcllα=1-1CONV(TR1-TR0)+11-α0=α1----VI]]>本例中的α是一个常数和等于α0(＝0。9)，只要计数器＂lcll＂是低于TR0(＝25行)，当计数器＂lcll＂从TR0(＝25行)增加到TR1(＝1000行)，α缓慢地从α0增加到α1并且当计数器＂lcll≥TR时，α停留在α1。使用上述选择的α0、TR0和TR1，α1的值可以通过选择常数＂CONV＂来确定。在实际的实施例中，这一常数是设置成0。04，常数的α1＝0。997555。应该注意，α0确定起始的收敛速度而α1确定同步过程的最终的精确度。图4示出的ll_filter的带宽fc作为该收敛计数器的＂lcll＂的函数，其中的fh-15。625、α0＝0。90、CONV＝0。04而TR0＝25。在图中的TR1选择在800行，以便更为清楚地示出lcll＜25和lcll＞800的水平部分。在lcll＞800，带宽fc则为39。52MHz。在实际的实施例中的上门限＂TR1＂可以是给出最终带宽是3。93Hz的10000。利用这低带宽，同步十分稳定。表l用C-码示出程序-函数＂ll_fiter＂用C-码获得的这些ll_filter很容易理解这些函数的操作。该表示出了不属于C-码的行号，只是为了便于理解才插入这些行号。表1的行1-6包含对于常数的定义而行8-9是就在函数ll_filter＂中使用的总体变量的说明。行11-38包括适当的函数＂ll_filter＂。行40示出的语句是主程序的一部分，用于调用函数＂ll_filter＂每一个的该函数的调用，在行16-27的计数器＂lcll＂递增1，直到达到TR1的值为止。而且在这些行中的变量＂α＂的值是根据计数器＂lcll的值并按照公式IV-VI进行计算。在行29-30中的语句包括以公式I给出的Z变换的滤波器函数，并使用先前行的滤波的行长度＂ll-1＂和第二个先前行的滤波的行长度＂ll-2＂。这些行在表中的行34-35中被刷新，以便在函数＂ll_filter＂的下一次执行中使用。在本程序(表1的行31-32)中的计数器＂lcll＂，在当着当前发现的被滤波的行长度＂rval＂和先前发现的滤波的行长度＂ll_1＂之间的差大于常数＂LL_THRESHOLD＂时，减低到0。该常数例如是0。05，即是一个CVBS取样周期的1/20，对应于3。7ns。有可能在表中的行31的条件被满足的每一次时不是完全复位该计数器而是利用例如一个因数10减小计数器。从上述的情况可见此方法，在TR0和TR1之间，计数器＂lcll＂递增(加1)且因之使得在行31的条件不满足而执行＂ll_filter＂期间使得行长度滤波器的带宽减小，即当维持预定的同步程度时，在目前发现的滤波的行长度和先前发现的滤波的行长度之间的差是小于(或等于)LL_THRESHOLD。经过滤波的行长度存储在局部变量＂rval＂中，在表的行37返回到函数＂ll_filter＂并在表的行40转移到全局变量＂ll_est＂。如前所述，计算的削波电平＂slice_calc＂和计算的黑电平＂black_calc＂都被在程序模块M5中滤波。黑电平滤波器和削波电平滤波器都具有和行长度滤波器相同的Z变换(公式II)。以函数＂ll_filter＂计算的计数器＂lcll＂还被蚜用于减少这两个滤波器的带宽。在行长度滤波器和黑电平及削波电平滤波器之间的差异是，在最后两个滤波器中的常数＂CONV＂是大于(0。25)第一个滤波器中的该常数(0。04)。该常数越大，则由计数器＂lcll＂控制而获得的带宽减小也越大。再回到图2，已经看到的是环路滤波器模块M9包括用于计算相位差的一个滤波器＂dphi_calc＂。该滤波器可以是使用公式II的Z变换的一个二阶递归数字滤波器，并且也是相似地由计数器＂lcll＂控制，以便该锁相环路可以变得更稳定和更不受输入失真的影响，存在的适当的同步的时间越长则同步就越可靠。但是用于这种＂dphi_filter＂可用更简单的方法。为了对此进行说明，可用观察到锁相环路的带宽是取决于环路滤波器的带宽，而且还取决于它的环路增益，换句话说，锁相环路的带宽可用通过降低环路滤波器的带宽来减小，也可以用减小环路增益的方法来减小。当着环路增益被降低时，接收的输入信号和振荡器之间的耦合变得松散，所以噪声和其它的存在于输入信号中的干扰对于振荡器的操作的影响更小，另一方面，振荡器需要更多的时间实现同步。显然，当环路滤波器的带宽减小和环路增益被降低时的效果是相同的。所以，公式＂dphi_filter＂可以是一个相似于＂ll_filter＂的滤波器，但是更方便的是使用该＂dphi_filter＂作为一个计数器＂lcll＂控制的衰减器。表2中给出用于这种功能的C码的一个例子。在该表中的行1-6包括使用在此函数中的全局的常量和变量，行8-23包括正确的＂dphi_filter＂函数和行25的函数调用。在间隔TR0≤lcll≤TR1的期间，变量＂α＂是随着计数器＂lcll＂线性地增加，在行20中，相位差＂dphi_calc＂是由1/(α+1)作衰减。这意味着，当计数器＂lcll＂＂已经达到它的最大值TR1时，只有计算相位差＂dphi_calc＂部分的1/8979被作为＂dphi_est＂送到振荡器模块M10。应该注意到，可用一个计数器＂lcll＂控制的衰减器作为行长度滤波器。其原因是它的稳定状态，即系统被正确地同步和稳定时，正确的行长度值必须通过滤波器传输且这一值应该不受计数器＂lcll＂的影响同样的方法可用于削波电平滤波器和黑电平滤波器。注意到，这些滤波器的Z变换H(z)在零频率(z＝1)是与α无关的(公式l中的H(1)＝C，公式II中的H(1)＝1)。另一方面，相位差＂dphi_calc＂的温度状态条件是零，因而不反对将一个计数器＂lcll＂控制的衰减器用于这一信号。图2还示出一个程序模块M9，虽然严格地说在锁相环路中没有哪一部分用于对于作为phi_0和phi_1的计算平均值的变量＂phi_calc＂进行滤波的函数＂phi_filter＂。因为phi_0+phi_1是在y[]阵列中计算的当前同步脉冲的宽度，变量＂phi_calc＂表示该脉冲的计算的半宽度。该变量在函数＂phi_filter＂中滤波以便减低噪声和其它的干扰。在实际中的这种＂phi_filter＂是与计数器＂lcll＂完全相同并象上述描述的削波电平和黑电平滤波器那样受该计数器＂lcll＂的控制。振荡器模块M10示出了下列两个语句1.＂hs_est＝hs_exp-dphi_est＂。其中变量＂hs_exp＂是在前面的程序执行中发现，并包括(在所希望的时间)当前测量的水平同步脉冲的中心位置。＂dphi_est＂是滤波过的在＂hs_exp＂和当前同步脉冲的中的之间的相位误差，并因此该＂hs_est＂包括当前同步脉冲的中心被较正的位置。已经描述到，＂dphi_est＂仅是被测的相位差＂dphi_calc＂的一小部分。所以，较正只是部分的，以使得在大量的程序执行期间同步逐渐地恢复到正确的位置(＝TV行)。2.＂hs_exp＝hs_est+ll_est-Nsync＂。在该语句中计算新的＂hs_exp＂值，指针到下一个同步脉冲的中心位置。只是通过将估计的行长度＂ll_est＂加到当前同步脉冲的中心位置实现的。Nsync是一个包括信号取样数目的一个整数，在当前执行周期的开始在CVBS[]中位移，并且显然该变量＂hs_exp＂应该针对这种位移而被较正。最终，程序进入到模块M11，包括下列语句1.＂dphi_calc1＝dphi_calc＂它是使用在环路滤波器的模块M9中来刷新变量＂dphi_calc＂，用于下一个执行周期。2.＂Hsync＝hs_est-2*phi_est＂。变量＂hs_est＂指到当前水平同步脉冲的中心位置。希望的是输出一个变量＂Hsync＂指向当前水平同步脉冲的前沿。所以该＂hs_est＂是由表示当前同步脉冲的半宽度的＂phi_est＂较正。由于＂phi_est＂被表示成y[]取样周期，所以需要与一个因数2相乘以便在CVBS[]取样周期中作较正。变量＂Hsync＂可被用于在图1的RAM10中定位水平同步取样在一个正确的位置。随后由DMA12从其中读出，产生从DA转换器7输出时刻的正确位置的水平同步脉冲。这种方法的缺点是，同步脉冲不能够以浮点的精确度产生，尽管变量＂Hsync＂具有浮点精度。一种最佳的方法是使用变量＂Hsync＂内插视频信号取样(通过使用DSP在彩色解码之前或之后)，以便每一个TV行包括视频信号取样的恒定数目，例如每一个图象行720个Y取样，360个U取样和360个V取样。随后，不是控制同步脉冲的位置而是把＂Hsync＂用于控制视频信号的时间基准，同时固定同步脉冲的位置。3.＂Nsync＝2*ll_est-Nsync+hs_est-48＂。该语句计算Nsync的新值，即必须在下一个执行周期开始之时复制到CVBS[]中的输入取样的数目。可见，在锁定的同步状态中hs_est收敛于48而Nsync收敛于ll_est。如果判定作出模块M8中出现计算的相位差＂dphi_calc＂是大于(例如)5，则该程序将不执行描述的环路滤波模块M9而是通过模块M9a，M10a和M11a，以使得明显错误的phi_0，phi_1和dphi_calc不再被使用。而是对于在先执行周期中找到的原始的值ll_est、dp_est和phi_est，再次使用在其中包括和模块M10相同的语句的模块M10a中产生新的hsest和hs_exp值。在模块M9a中的收敛计数器lcll减1。在M10a执行之后，程序执行模块M11a，除去变量＂dphi_calc1＂不再被置成等于(错误的)＂dphi_calc＂值而是置成0之外，该模块和模块M11是相同的。可以看到，许多改进可在上述给出的实施例上进行而不背离本发明的精神范围。例如，不同时使用受到计数器＂lcll＂计数控制的＂ll_filter＂和dphi_filter＂，而是只使得这两个滤波器之一受控。而且，不是象上述的那样使用双重环路(相位和行长度)PLL，而是使用单一的环路滤波器PLL，其中的带宽控制是响应计数器＂lcll＂计数的结果。在此情况中，不可能控制环路的增益，因为在稳定的锁定状态中的在振荡信号和接收信号之间的相位差通常不是零。需要一个相位差将振荡器从自然频率拉到接收信号的频率。在权利要求中的任何所附的参考符号都不能被理解为对于范围的限制。本说明书包括表1和表2以及相应的附图表示本发明的软件实施方案。注意到，这种软件实施方案远比硬件实施方案要经济和灵活得多。表1程序函数＂ll_filter＂的C-编码</tables>表2程序函数″dphi_filter″的C-编码</tables>权利要求1.利用一个锁相环路装置从已收的TV信号恢复水平同步的一种方法，所说的方法包括的步骤有产生一个循环振荡信号，对所说的振荡信号和所说的已收的TV信号的水平同步脉冲作相位比较，对相位比较的结果进行低通滤波并使用相位比较的滤波的结果控制振荡信号的产生，以便减小在振荡信号和已收TV信号的水平同步脉冲之间的相位误差；其特征在于步骤对周期数目进行计数，在此期间在所说的振荡信号(hs_exp)和已收TV信号的水平同步脉冲之间保持一个预定的同步程度，以及响应所说的计数结果(lcll)控制所说的锁相环路的带宽，以便在所说的周期数目增加的同时逐步降低所说的带宽。2.根据权利要求1的方法，其特征在于利用该相位比较的结果(dphi_calc)产生指示所说的振荡信号的周期长度的一个信号(ll_calc)；对于如此获得的该长度指示信号进行低通滤波，并采用经过滤波的长度指示信号(ll_est)来控制所说的振荡信号(hs_exp)的产生，从而利用所说的计数结果(lcll)控制该低通滤波器的带宽(fc)。3.根据权利要求2的方法，其特征在于，对于该长度指示信号的低通滤波的零频率转移保持不受带宽控制的影响。4.根据权利要求3的方法，其特征在于长度指示信号的低通滤波是一个数字滤波，具有的Z-变换函数是C*(1-α)n/(1-α/z)n其中的C是常数，n是一个正整数，α受计数结果的控制。5.根据权利要求2的方法，使用相位比较的结果(dphi_calc)附加地控制所说的振荡信号的相位，其特征在于该计数的结果控制所说的相位控制。6.根据权利要求5的方法，其特征在于，当所说的周期的数目增加时，计数的结果(lcll)逐步地衰减对于振荡信号的相位控制。7.根据权利要求1的方法，其特征在于在所说的周期的一个第一数目(≤TR0)期间所说的锁相环路的带宽被保持恒定，而在周期的第一个二数目期间(TR0→TR1)被逐渐朝向一个较低的电平减小，并在周期的数目超过所说的第二数目时(≥TR1)被再次保持恒定在该较低的电平。8.根据权利要求1的方法，其特征在于当着同步的预定程度不再存在时，锁相环路的带宽被增加。9.根据权利要求1的方法，其特征在于从已收TV信号检测一个削波电平(slice_calc)，对于该削波电平进行低通滤波，在对于所说的振荡信号和已收TV信号的水平同步脉冲的相位比较中使用该滤波的削波电平(slice_est)、计数的结果(lcll)对于该削波电平滤波(slice_black_filter)带宽进行附加控制，以便当所说的周期数目增加时逐步地减小该带宽。10.利用一个锁相环路装置从已收的TV信号恢复水平同步的一种装置，所说的装置包括用于产生一个循环振荡信号装置，对所说的振荡信号和所说的已收的TV信号的水平同步脉冲作相位比较的装置，对相位比较的结果进行低通滤波并使用相位比较的滤波的结果控制振荡信号的产生装置，以便减小在振荡信号和已收TV信号的水平同步脉冲之间的相位误差；其特征在于本装置包括对周期数目进行计数的装置，在此期间在所说的振荡信号(hs_exp)和已收TV信号的水平同步脉冲之间保持一个预定的同步程度，以及响应所说的计数结果(Icll)控制所说的锁相环路的带宽装置，以便在所说的周期数目增加的同时逐步降低所说的带宽。11.根据权利要求10的装置，其特征在于，包括一个数字信号处理器(5)和一个存储器(9)，存储器包括一个被存储的程序，用于控制装置的操作。12.包括一个存储的程序的存储介质，用于控制一个采用锁相环路从已收的TV信号恢复水平同步的处理器，所说的水平同步的恢复包括的步骤有产生一个循环振荡信号，对所说的振荡信号和所说的已收的TV信号的水平同步脉冲作相位比较，对相位比较的结果进行低通滤波并使用相位比较的滤波的结果控制振荡信号的产生，以便减小在振荡信号和已收TV信号的水平同步脉冲之间的相位误差；所说的水平同步的恢复的特征在于对周期数目进行计数，在此期间在所说的振荡信号(hs_exp)和已收TV信号的水平同步脉冲之间保持一个预定的同步程度，以及响应所说的计数结果(lcll)控制所说的锁相环路的带宽，以便在所说的周期数目增加的同时逐步降低所说的带宽。13.一种包括有用于控制一个信号处理器的操作的程序的一个信号，采用一个锁相环路从一个已收的TV信号中恢复水平同步，所说的程序包括的步骤有产生一个循环振荡信号，对所说的振荡信号和所说的已收的TV信号的水平同步脉冲作相位比较，对相位比较的结果进行低通滤波并使用相位比较的滤波的结果控制振荡信号的产生，以便减小在振荡信号和已收TV信号的水平同步脉冲之间的相位误差；所说的程序的特征在于步骤对周期数目进行计数，在此期间在所说的振荡信号(hs_exp)和已收TV信号的水平同步脉冲之间保持一个预定的同步程度，以及响应所说的计数结果(lcll)控制所说的锁相环路的带宽，以便在所说的周期数目增加的同时逐步降低所说的带宽。14.一种显示设备，包括带有显示屏幕的显示装置；利用一个锁相环路装置从已收的TV信号恢复水平同步的装置，所说的恢复装置包括用于产生一个循环振荡信号的装置，对所说的振荡信号和所说的已收的TV信号的水平同步脉冲作相位比较的装置，对相位比较的结果进行低通滤波的装置，使用相位比较的滤波的结果控制振荡信号的产生装置，以便减小在振荡信号和已收TV信号的水平同步脉冲之间的相位误差，以及用于提高与振荡信号相关的水平扫描线性的装置，和一个编址单元，用于接收用于确定TV信号在显示屏幕上的水平位置的水平扫描信息，其特征在于，该显示装置还包括对周期数目进行计数的装置，在此期间在所说的振荡信号(hs_exp)和已收TV信号的水平同步脉冲之间保持一个预定的同步程度，以及响应所说的计数结果(lcll)控制所说的锁相环路的带宽装置，以便在所说的周期数目增加的同时逐步降低所说的带宽。全文摘要使用一个PLL从TV信号恢复水平同步的一个方法、装置和存储介质。其中的同步的预定程度存在的期间的周期数被计数,且当所说的周期数目增加时,该计数的结果降低PLL的带宽。文档编号H04N5/932GK1198287SQ97190952公开日1998年11月4日申请日期1997年5月27日优先权日1996年6月6日发明者C·C·A·M·范佐申请人:菲利浦电子有限公司