多层印制线路板的制造方法

专利名称：多层印制线路板的制造方法
技术领域：
本发明涉及多层印制线路板的制造方法，该多层印制线路板具有通过使隔着绝缘 层层叠多层的布线图形之间利用前述绝缘层内的导通孔(via hole)进行电连接来构成的 积层(build-up)部。
背景技术：
以往，对于具有通过使隔着绝缘层层叠多层的布线图形之间利用绝缘层内的导通 孔进行电连接来构成的积层部的多层印制线路板的结构，提出了各种结构。例如，在这种多 层印制线路板中，当所安装的半导体元件高速导通/截止时，有时产生开关噪音，使电源线 的电位瞬时下降，然而为了抑制这种电位瞬时下降，提出了在电源线和接地线之间连接电 容器部来进行去耦。作为这种电容器部，在日本特开2001-68858号公报中提出了在多层印 制线路板内设置层状电容器部。
然而，在前述公报的层状电容器部中，由于采用由配合有钛酸钡等无机填料的有 机树脂构成的电介质层，因而不能充分增大静电电容，在半导体元件的导通/截止频率高 达几GHz 几十GHz而容易发生电位瞬时下降的状况下，难以发挥充分的去耦效果。发明内容
本发明就是鉴于上述课题而提出的，本发明的目的是提供一种能够制造取得充分 的去耦效果的多层印制线路板的制造方法。
为了达到上述目的，本发明的多层印制线路板的制造方法包括准备芯基板的步 骤；制作由金属层、高电介质层和金属层层叠而成的陶瓷制高电介质片的步骤；隔着层间 绝缘层将陶瓷制高电介质片贴附在芯基板上的步骤；进行高电介质片的图形形成，形成层 状电容器部的步骤；以及将树脂绝缘片帖附在层状电容器部上的步骤。
根据该方法制造的多层印制线路板，具有通过使隔着绝缘层层叠多层的布线图形 之间利用前述绝缘层内的导通孔进行电连接来构成的积层部，该多层印制线路板具有安 装部，把与前述布线图形电连接的半导体元件安装在表面上；以及层状电容器部，在前述安 装部和前述积层部之间具有陶瓷制的高电介质层以及夹住该高电介质层的第1和第2层状 电极，前述第1和第2层状电极的一方与前述半导体元件的电源线连接，另一方与接地线连 接。
在该多层印制线路板中，由于在电源线和接地线之间连接的层状电容器部的高电 介质层是陶瓷制的，因而与以往那样配合有无机填料的有机树脂制的情况相比，可提高介 电常数，可增大层状电容器部的静电电容。因此，即使在半导体元件的导通/截止频率高达 几GHz 几十GHz (例如3GHz 20GHz)而容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。
在本发明的多层印制线路板的制造方法中，优选的是，所述陶瓷制高电介质片是 在贴附前烧制的。由于积层部一般在小于等于200°C的温度条件下制作，因而烧制高电 介质材料来做成陶瓷是困难的，因此优选的是，与积层部分开烧制高电介质材料来做成陶 瓷。作为这种高电介质层，不作特别限定，然而优选的是，通过烧制例如包含从由钛酸钡 (BaTiO3)、钛酸锶(SrTiO3)、氧化钽(Ta03、Tei2O5)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛 酸铅铌(PNZT)、锆钛酸铅钙(PCZT)以及锆钛酸铅锶(PSZT)构成的组中所选择的1种或2 种或更多的金属氧化物的原料来制作成的。
在根据本发明制造的多层印制线路板中，可以是，前述第1层状电极在前述高电 介质层的下面侧具有实心图形，该实心图形具有使与前述第2层状电极连接的棒状端子以 非接触状态通过的通过孔，前述第2层状电极在前述高电介质层的上面侧具有实心图形， 该实心图形具有使与前述第1层状电极连接的棒状端子以非接触状态通过的通过孔。这 样，由于可增大层状电容器部的第1和第2层状电极的面积，因而可增大该层状电容器部的 静电电容。并且，由于可从外部的电源供给源以短的布线长度向层状电容器部充电，而且可 从层状电容器部以短的布线长度向半导体元件提供电源，因而即使是导通/截止间隔短的 几GHz 几十GHz (例如3GHz 20GHz)的半导体元件，也能取得充分的去耦效果，难以发 生电源不足。另外，各实心图形可以设置在高电介质层的上面或下面的一部分上，也可以设 置在整个面上。
在根据本发明制造的印制线路板中，可以构成为前述安装部具有与前述半导体 元件的电极连接的多个焊盘，电连接在与前述第1层状电极同电位的焊盘上并以非接触状 态通过前述第2层状电极的棒状端子的数量比与前述第1层状电极同电位的焊盘的数量 少。这样，由于连接在与第1层状电极同电位的焊盘上的棒状端子以非接触状态通过第2 层状电极的通过孔的数目减少，因而可增大第2层状电极的面积，进而可增大层状电容器 部的静电电容。
在根据本发明制造的印制线路板中，可以构成为前述安装部具有与前述半导体 元件的电极连接的多个焊盘，电连接在与前述第2层状电极同电位的焊盘上并以非接触状 态通过前述第1层状电极的棒状端子的数量比与前述第2层状电极同电位的焊盘的数量 少。这样，由于连接在与第2层状电极同电位的焊盘上的棒状端子以非接触状态通过第1 层状电极的通过孔的数目减少，因而可增大第1层状电极的面积，进而可增大层状电容器 部的静电电容。此时，连接在与前述第2层状电极同电位的焊盘上的棒状端子以非接触状 态不仅可以通过第1层状电极，而且可以通过第2层状电极。
另外，前述2种棒状端子(S卩，电连接在与第1层状电极同电位的焊盘上并以非接 触状态通过第2层状电极的棒状端子，以及电连接在与第2层状电极同电位的焊盘上并以 非接触状态通过第1层状电极的棒状端子)的至少一部分可以以格子状或锯齿状交替排 列。这样，由于环路电感降低，因而容易防止电源电位的瞬时下降。
在根据本发明制造的多层印制线路板中，可以是，前述安装部具有与前述半导体 元件的电源电极和接地电极的任意一方连接的第1焊盘和与另一方连接的第2焊盘；前述 第1焊盘中的一部分具有以非接触状态通过前述第2层状电极的第1棒状端子，并通过该 第1棒状端子与前述第1层状电极和外部电源的一个电极电连接，剩余部分自身不具有前述第1棒状端子，与具有该第1棒状端子的第1焊盘电连接；前述第2焊盘中的一部分具 有以非接触状态通过前述第1层状电极的第2棒状端子，并通过该第2棒状端子与前述第 2层状电极和前述外部电源的另一个电极电连接，剩余部分自身不具有前述第2棒状端子， 与具有该第2棒状端子的第2焊盘电连接。这样，由于可限制第1棒状端子和第2棒状端 子的数量，因而这些棒状端子通过第1层状电极和第2层状电极的通过孔的数量减少，因此 可增大第1和第2层状电极的面积，可增大层状电容器部的静电电容。例如，也能把第1和 第2层状电极做成大致实心图形。并且，由于可从外部的电源供给源以短的布线长度向层 状电容器部充电，而且可从层状电容器部以短的布线长度向半导体元件提供电源，因而即 使是导通/截止间隔短的几GHz 几十GHz (例如3GHz 20GHz)的半导体元件，也能取得 充分的去耦效果，难以发生电源不足。
在根据本发明制造的多层印制线路板中，可以是，前述安装部具有与前述半导体 元件的电源电极和接地电极的任意一方连接的第1焊盘和与另一方连接的第2焊盘；前述 第1焊盘中的一部分具有以非接触状态通过前述第2层状电极的第1棒状端子，并通过该 第1棒状端子与前述第1层状电极和外部电源的一个电极电连接，剩余部分自身不具有前 述第1棒状端子，与具有该第1棒状端子的第1焊盘电连接；前述第2焊盘中的一部分具 有以非接触状态通过前述第1层状电极和前述第2层状电极双方的第2棒状端子，并通过 该第2棒状端子与前述外部电源的另一个电极连接，剩余部分自身不具有前述第2棒状端 子，与前述第2层状电极和具有前述第2棒状端子的第2焊盘的至少一方电连接。在该情 况下，由于可限制第1棒状端子和第2棒状端子的数量，因而这些棒状端子通过第1层状电 极和第2层状电极的通过孔的数量减少，因此可增大第1和第2层状电极的面积，可增大层 状电容器部的静电电容。例如，也能把第1和第2层状电极做成大致实心图形。并且，由于 可从外部的电源供给源以短的布线长度向层状电容器部充电，而且可从层状电容器部以短 的布线长度向半导体元件提供电源，因而即使是导通/截止间隔短的几GHz 几十GHz (例 如3GHz 20GHz)的半导体元件，也能取得充分的去耦效果，难以发生电源不足。
在这样具有第1棒状端子和第2棒状端子的多层印制线路板中，第1棒状端子和 第2棒状端子的至少一部分可以以格子状或锯齿状交替排列。这样，由于环路电感降低，因 而容易防止电源电位的瞬时下降。
在根据本发明制造的多层印制线路板中，前述层状电容器部的前述第1和第2层 状电极之间的距离可以被设定为小于等于10 μ m，实质上不会短路的距离。这样，由于层状 电容器部的电极间距离充分小，因而可增大该层状电容器部的静电电容。
在根据本发明制造的多层印制线路板中，优选的是，前述层状电容器部形成在安 装于前述安装部上的半导体元件的正下方。这样，可以以最短的布线长度向半导体元件提 {共 ^！^ ο
根据本发明制造的多层印制线路板可以具有芯片电容器，设置在设置有前述安 装部的表面侧，与前述层状电容器部的前述第1和第2层状电极连接。这样，当只在层状电 容器部中发生静电电容不足的情况下，可使用芯片电容器弥补该不足。并且，芯片电容器和 半导体元件的布线越长，去耦效果就越下降，然而这里，由于在设置有安装部的表面侧设置 有芯片电容器，因而可缩短与半导体元件的布线，可抑制去耦效果的下降。并且，由于使芯 片电容器和半导体元件通过层状电容器部连接，因而从芯片电容器向半导体元件的电源供给的损失减小。
根据本发明制造的多层印制线路板可以具有应力缓解部，采用弹性材料形成在 前述安装部和前述层状电容器部之间。这样，即使在安装于安装部上的半导体元件和层状 电容器部或积层部之间发生由热膨胀差引起的应力，由于应力缓解部吸收该应力，因而也 难以发生连接可靠性下降和绝缘可靠性下降等不利情况。并且，尽管层状电容器部的高电 介质层由于薄且脆而容易形成裂纹，然而由于有应力缓解部，因而可防止裂纹形成。此时， 应力缓解部可以仅形成在安装于前述安装部上的半导体元件的正下方。由于由热膨胀差引 起的应力主要在半导体元件的正下方成为问题，因而只要在该部分形成应力缓解部，就能 抑制材料成本。这种应力缓解部的材料不作特别限定，可列举有例如改性环氧系树脂片、 聚苯醚系树脂片、聚酰亚胺系树脂片、氰酯系树脂片以及酰亚胺系树脂片等有机系树脂片。 这些有机系树脂片可以含有作为热塑性树脂的聚烯烃系树脂或聚酰亚胺系树脂、作为热固 性树脂的硅树脂或SBR、NBR、聚氨酯等橡胶系树脂，也可以含有氧化硅、氧化铝、氧化锆等 无机系的纤维状、漏斗状、扁平状的材料。并且，优选的是，应力缓解部的杨氏模量是10 IOOOMPa0这是因为，当应力缓解部的杨氏模量在该范围内时，即使在安装于安装部上的半 导体元件和层状电容器部之间发生由热膨胀系数差引起的应力，也能缓解该应力。


图1是实施例1的多层印制线路板10的平面图2是多层印制线路板10的纵剖面图(仅示出中心线的左侧)；
图3是示意性地示出层状电容器部40的立体图4是示出多层印制线路板10的制造工序的说明图5是示出多层印制线路板10的制造工序的说明图6是示出多层印制线路板10的制造工序的说明图7是示出多层印制线路板10的制造工序的说明图8是实施例2的多层印制线路板110的纵剖面图9是示出多层印制线路板110的制造工序的说明图10是示出多层印制线路板110的制造工序的说明图11是示出多层印制线路板110的制造工序的说明图12是具有角部的高电介质片520的说明图13是实施例3的多层印制线路板210的纵剖面图14是示意性地示出层状电容器部MO的立体图15是示出多层印制线路板210的制造工序的说明图16是示出多层印制线路板210的制造工序的说明图17是示出多层印制线路板210的制造工序的说明图18是示出另一多层印制线路板210的制造工序的说明图。
具体实施方式
[实施例1]
下面，根据附图对本发明的实施方式进行说明。图1是作为本发明的一个实施例的多层印制线路板10的平面图，图2是该多层印制线路板10的纵剖面图(仅示出中心 线的左侧)，图3是示意性地示出层状电容器部40的立体图。如图2所示，本实施例的多 层印制线路板10具有芯基板20，使形成在表面和背面上的布线图形22之间通过贯通孔 (through hole)导体M电连接；积层(build-up)部30，通过使在该芯基板20的上面隔着 树脂绝缘层36层叠多层的布线图形32、22利用导通孔(viahole) 34进行电连接来构成；层 状电容器部40，由高电介质层43以及夹住该高电介质层43的第1和第2层状电极41、42 构成；应力缓解部50，采用弹性材料形成；安装部60，安装半导体元件；以及芯片电容器配 置区域70，设置在该安装部60的周围。
芯基板20具有由铜构成的布线图形22、22，形成在由 BT(bismaleimide-triazine 双马来酰亚胺-三嗪)树脂或玻璃环氧树脂基板等构成的芯 基板主体21的表背两面上；以及由铜构成的贯通孔导体对，形成在贯通芯基板主体21的 表面和背面的贯通孔的内周面上，两布线图形22、22通过贯通孔导体M电连接。
积层部30是将树脂绝缘层36和布线图形32交替层叠在芯基板20的表背两面上 而成，各布线图形32通过贯通树脂绝缘层36的表面和背面的导通孔34电连接。该积层部 30采用众所周知的减去(subtractive)法和加成(additive)法(包含半加成法和全加成 法)形成，然而可例如按以下方式形成。即，首先，在芯基板20的表背两面上贴附成为树脂 绝缘层36的树脂片。这里，树脂绝缘层36在常温下的杨氏模量是2 7GPa。该树脂片采 用改性环氧系树脂片、聚苯醚系树脂片、聚酰亚胺系树脂片、氰酯系树脂片等形成，其厚度 是大致为20 80 μ m。该树脂片也可以散布有氧化硅、氧化铝、氧化锆等无机成分。然后， 使用二氧化碳激光器、UV激光器、YAG激光器、或受激准分子激光器等在所贴附的树脂片上 形成贯通孔来做成树脂绝缘层36，对该树脂绝缘层36的表面和贯通孔的内部实施无电解 镀铜来做成导体层。在该导体层上形成镀覆抗蚀剂，对镀覆抗蚀剂非形成部实施电解镀铜， 之后使用蚀刻液去除抗蚀剂下的无电解镀铜来形成布线图形32。另外，贯通孔内部的导体 层成为导通孔34。然后，通过重复该过程来形成积层部30。
层状电容器部40由以下部分构成将陶瓷系高电介质材料高温烧制成的高电介 质层43，以及夹住该高电介质层43的第1层状电极41和第2层状电极42。在该层状电容 器部40中，第1层状电极41是铜电极，与安装部60的接地用焊盘61电连接，第2层状电 极42是铜电极，与安装部60的电源用焊盘62电连接。因此，第1和第2层状电极41、42分 别与安装在安装部上的半导体元件的接地线和电源线连接。并且，第1层状电极41是形成 在高电介质层43下面的实心图形，并具有以非接触状态贯通与电源用焊盘62连接的导通 孔62b的通过孔41a。各电源用焊盘62分别通过导通孔6 与第2层状电极42连接，而导 通孔62b与一部分导通孔6 对应设置。这是因为，由于各导通孔6 与第2层状电极42 连接，因而只要有至少一个从第2层状电极42向下方延伸的导通孔62b，就能通过该导通孔 62b与接地线连接。另一方面，第2层状电极42是形成在高电介质层43上面的实心图形， 并具有以非接触状态贯通与接地用焊盘61连接的导通孔61a的通过孔42a。并且，第1和 第2层状电极41、42之间的距离被设定为小于等于10 μ m,实质上不会短路的距离。并且， 高电介质层 43 是将包含从由 BaTi03、SrTiO3> TaO3> Ta2O5, PZT、PLZT, PNZT, PCZT 以及 PSZT 构成的组中所选择的1种或2种或更多的金属氧化物的高电介质材料做成0. 1 10 μ m的 薄膜状之后，进行烧制而形成的陶瓷。另外，后面对层状电容器部40的详细制造工序进行描述。
这里，尽管与刚才的说明有一部分重复，但还是对层状电容器部40进行更加详细 地叙述。在层状电容器部40中，第1层状电极41通过导通孔61a与安装部60的接地用焊 盘61电连接，第2层状电极42通过导通孔6 与安装部60的电源用焊盘62电连接。因 此，第1和第2层状电极41、42分别与安装在安装部60上的半导体元件的接地线和电源线 连接。并且，第1层状电极41是形成在高电介质层43下面的实心图形，并具有以非接触状 态贯通与第2层状电极42连接的导通孔62b的通过孔41a。另外，导通孔62b可以与所有 电源用焊盘62对应设置，然而这里，与一部分电源用焊盘62对应设置。这是因为，由于第2 层状电极42通过各导通孔6 与各电源用焊盘62连接，因而只要有至少一个从第2层状 电极42向下方延伸的导通孔62b，就能通过该导通孔62b使所有电源用焊盘62与外部电源 线连接。这样，通过与一部分电源用焊盘62对应地设置导通孔62b，可减少设置在第1层状 电极41上的通过孔41a的数量，因而第1层状电极41的面积增大，因此可增大层状电容器 部40的静电电容。另外，可考虑层状电容器部40的静电电容或导通孔62a的配置等来决 定形成通过孔41a的位置。另一方面，第2层状电极42是形成在高电介质层43上面的实 心图形，并具有以非接触状态贯通与接地用焊盘61连接的导通孔61a的通过孔42a。通过 孔4 可以与所有接地用焊盘61对应设置，然而这里，使多个接地用焊盘61在比第2层状 电极42更靠近上侧处连接，仅针对其中一部分接地用焊盘61形成导通孔61a，以非接触状 态贯通第2层状电极42的通过孔42a。这样，通过与一部分接地用焊盘61对应地设置导通 孔61a，可减少设置在第2层状电极42上的通过孔42a的数量，因而第2层状电极42的面 积增大，因此可增大层状电容器部40的静电电容。另外，可考虑层状电容器部40的静电电 容或导通孔62a的配置等来决定形成通过孔42a的位置。
应力缓解部50采用弹性材料形成。对弹性材料不作特别限定，可列举例如改性环 氧系树脂片、聚苯醚系树脂片、聚酰亚胺系树脂片、氰酯系树脂片以及酰亚胺系树脂片等有 机系树脂片。这些有机系树脂片可以含有作为热塑性树脂的聚烯烃系树脂或聚酰亚胺系 树脂、作为热固性树脂的硅树脂或SBR、NBR、聚氨酯等橡胶系树脂，也可以含有氧化硅、氧化 铝、氧化锆等无机系的纤维状、漏斗状、扁平状的材料。优选的是，该应力缓解部50的杨氏 模量是10 IOOOMPa的低值。当应力缓解部50的杨氏模量在该范围内时，即使在安装于 安装部60上的半导体元件和层状电容器部之间产生由热膨胀系数差引起的应力，也能缓 解该应力。
安装部60是安装半导体元件的区域，形成在多层印制线路板10的表面上。在该安 装部60上，以格子状或锯齿状排列有接地用焊盘61、电源用焊盘62以及信号用焊盘63 (参 照图1)。另外，可以在中央附近以格子状或锯齿状排列接地用焊盘61和电源用焊盘62，并 在其周围以格子状或锯齿状或随机排列信号用焊盘63。优选的是，接地用焊盘61和电源用 焊盘62交替排列。安装部60的端子的数量是1000 3000。在该安装部60的周围形成有 多个芯片电容器配置区域70(参照图1)。在该芯片电容器配置区域70内形成有多对分别 用于与芯片电容器73的接地用端子和电源用端子连接的接地用焊盘71和电源用焊盘72。 另外，各接地用焊盘71通过层状电容器部40的第1层状电极41与外部电源的负极连接， 各电源用焊盘72通过第2层状电极42与外部电源的正极连接。
下面，对这样构成的多层印制线路板10的使用例进行说明。首先，分别将芯片电容器73的电源用端子和接地用端子焊接到芯片电容器配置区域70的接地用焊盘71和电 源用焊盘72上。然后，把在背面上排列有多个焊料凸点(solder bump)的半导体元件放置 在安装部60上。此时，使半导体元件的接地用端子、电源用端子以及信号用端子分别与安 装部60的接地用焊盘61、电源用焊盘62以及信号用焊盘63接触。接着，通过重熔(reflow) 对各端子进行焊接。之后，使多层印制线路板10与母板等其他印制线路板接合。此时，在 形成于多层印制线路板10的背面上的焊盘上预先形成焊料凸点，在与其他印制线路板上 的对应焊盘接触的状态下进行重熔接合。
下面，对本实施例的多层印制线路板10的制造过程进行说明。由于芯基板20和 积层部30的制作过程是众所周知的，因而这里以层状电容器部40和应力缓解部50的制作 过程为中心进行说明。图4 图7是该过程的说明图。
首先，如图4(a)所示，准备至少在单面形成有积层部30的芯基板20，使用真空层 压装置将层间绝缘层410在温度50 150°C、压力0. 5 1. 5MPa的层压条件下贴附在积 层部30上。接着，使用真空层压装置将预先制作的高电介质片420在温度50 150°C、压 力0. 5 1. 5MPa的层压条件下贴附在层间绝缘层410上，之后在150°C的温度下固化3小 时(参照图4(b))。这里，高电介质片420按如下方式制作。即，使用滚涂机、刮刀等印制 机，将包含从由 BaTi03、SrTiO3> TaO3> Ta2O5, PZT、PLZT, PNZT, PCZT 以及 PSZT 构成的组中所 选择的1种或或2种或更多的金属氧化物的高电介质材料以厚度为0. 1 10 μ m的薄膜状 印制在厚度为12 μ m铜箔422(以后成为第1层状电极41)上，做成未烧制层。在印制后， 将该未烧制层在真空中或队气体等的非氧化气氛下，在600 950°C的温度范围内进行烧 制，做成高电介质层424。之后，使用溅镀装置等真空蒸镀装置在高电介质层似4上形成铜、 钼、金等金属层，并在该金属层上通过电解镀覆等将铜、镍、锡等金属增加10 μ m左右，从而 形成上部金属层4 (以后形成第2层状电极42的一部分)。结果，获得高电介质片420。
然后，在层叠有高电介质片420的制作途中的基板上贴附市场销售的干膜430(参 照图4(c))，通过在多层印制线路板的图形形成时通常进行的曝光/显像(参照图4(d))、 蚀刻(参照图4(e))以及膜剥离(参照图4(f))，进行高电介质片420的图形形成。另外， 在蚀刻工序中，使用氯化铜蚀刻液。
然后，在对高电介质片420进行了图形形成的制作途中的基板上再次贴附干膜 440(参照图5(a))，通过曝光/显像(参照图5(b))、蚀刻(参照图5(c))以及膜剥离(参 照图5(d))，进行高电介质片420上的金属层似6和高电介质层424的图形形成。另外，在 蚀刻工序中，使用了氯化铜蚀刻液，在短时间内处理成金属层似6和高电介质层似4被蚀刻 后，铜箔422也被稍微蚀刻的状态。
然后，在对金属层似6和高电介质层似4进行了图形形成的制作途中的基板上，使 用橡皮滚轴填充层间填充用树脂450 (参照图5 (e))，在100°C的温度下干燥20分钟。这里， 层间填充用树脂450是通过把双酚F型环氧树脂单体(油化Siell公司制造，分子量310， 商品名YL983U) 100重量份、在表面涂敷有硅烷耦合材料的平均粒径为1. 6 μ m且最大粒径 小于等于15 μ m的SiO2球状粒子(Adtec公司制造，商品名CRS1101-CE) 72重量份以及均涂 (leveling)剂(SANN0PC0公司制造，商品名PellenolS4) 1. 5重量份取入容器进行搅拌混合 来调制。此时的粘度在23士 1°C的温度下是30 601^/s。另外，作为固化剂，使用咪唑固化 剂(四国化成公司制造，商品名2E4MZ-CN)6.5重量份。然后，在填充该树脂450并且干燥后，将制作途中的基板的表面进行研磨使其平坦化，直到高电介质片420的上部金属层似6 的表面露出，接着在100°C的温度下进行1小时的加热处理，并在150°C的温度下进行1小 时的加热处理，从而使该树脂450固化来做成高电介质层间填充层452(参照图5(f))。
然后，使用二氧化碳激光器、UV激光器、YAG激光器、或受激准分子激光器等，在形 成有高电介质层间填充层452的制作途中的基板表面的规定位置上形成到达积层部30的 布线图形32的表面的贯通孔454(参照图6(a))。接着，在向该制作途中的基板表面赋予 无电解镀覆催化剂后，把该基板浸渍在无电解镀铜水溶液中，在贯通孔454的内壁、高电介 质片420的表面以及高电介质层间填充层452的表面上形成厚度为0. 6 3. 0 μ m的无电 解镀铜膜456(参照图6(b))。另外，无电解镀铜水溶液使用以下组成。硫酸铜0.03mol/ L, EDTA :0. 200mol/L, HCHO :0. lg/L, NaOH :0. lmol/L, α、α，-联吡啶100mg/L，聚乙二醇 (PEG)0. lg/L。
然后，在无电解镀铜膜456上贴附市场销售的干膜460(参照图6(c))，通过曝光 /显像以及蚀刻形成贯通孔462 (参照图6 (d))，在该贯通孔462的表面上形成厚度25 μ m 的电解镀铜膜464(参照图6(e))。另外，电解镀铜液使用以下的组成成分。硫酸200g/L， 硫酸铜:80g/L，添加剂19. 5ml/L(AT0TECH日本公司制造，Cupracid GL)。并且，电解镀铜 在以下条件下进行。电流密度lA/dm2，时间115分钟，温度23士2°C。接着，剥掉干膜460， 使用硫酸-过氧化氢系蚀刻液对残留有该干膜460的部分，即在电解镀铜膜464之间存在 的无电解镀铜膜456和高电介质片420的上部金属层426中露出的部分进行蚀刻(参照图 6(f))。经过这种工序，在积层部30上形成层状电容器部40。即，铜箔422相当于第1层状 电极41，高电介质层似4相当于高电介质层43，上部金属层426、无电解镀铜膜456以及电 解镀铜膜464相当于第2层状电极42。
然后，对形成有电解镀铜膜464的制作途中的基板进行把包含Na0H(10g/L)、 NaClO2(40g/L), Na3PO4(6g/L)的水溶液作为黑化浴(氧化浴)的黑化处理、以及把包含 Na0H(10g/L) ,NaBH4 (6g/L)的水溶液作为还原浴的还原处理，在电解镀铜膜464的表面上形 成粗糙化面(未作图示)。之后，使用真空层压装置将树脂绝缘片470在温度50 150°C、 压力0. 5 1. 5MPa的层压条件下贴附在层状电容器部40上，在150°C的温度下固化3小时 (参照图7(a))。该树脂绝缘片470是改性环氧系树脂片、聚苯醚系树脂片、聚酰亚胺系树 脂片、氰酯系树脂片或者酰亚胺系树脂片，可以含有作为热塑性树脂的聚烯烃系树脂或聚 酰亚胺系树脂、作为热固性树脂的硅树脂或SBR、NBR、聚氨酯等橡胶系树脂，也可以散布有 氧化硅、氧化铝、氧化锆等无机系的纤维状、漏斗状、扁平状的材料。并且，优选的是，该树脂 绝缘片470的杨氏模量是10 lOOOMPa。这是因为，当树脂绝缘片470的杨氏模量在该范 围内时，可缓解半导体元件和基板间的由热膨胀系数差引起的应力。
使用(X)2激光器，通过Φ 1. 4mm的掩模直径，在2. Omj的能量密度、照射1次的 条件下，在该树脂绝缘片470上形成Φ65μπι的贯通孔472(参照图7(b))。之后，在包含 60g/L的高锰酸的80°C的溶液内浸渍10分钟，使树脂绝缘片470的表面粗糙化。然后，把 粗糙化后的制造途中的基板浸渍在中和溶液(Shipley公司制造，商品名Circuposit MLB Neutralizer)内，之后进行水洗。然后，把基板浸渍在包含氯化钯(PdCl2)和氯化亚锡 (SnCl2)的催化剂液中，析出钯金属，从而向树脂绝缘片470的表面(包含贯通孔472的内 壁)赋予钯催化剂。然后，把基板浸渍在无电解镀铜水溶液中，在34°C的液体温度下处理40分钟，从而在树脂绝缘片470的表面和贯通孔472的壁面上形成厚度0. 6 3. 0 μ m的无电 解镀铜膜(未作图示)。另外，无电解镀铜水溶液使用以下的组成成分。硫酸铜0.03mol/ L, EDTA :0. 200mol/L, HCHO :0. lg/L, NaOH :0. lmol/L, α、α，-联吡啶100mg/L，聚乙二醇 (PEG)O. lg/L。然后，在无电解镀铜膜上形成干膜，在以下条件下形成厚度为25μπι的电解 镀铜膜(未作图示)。另外，电解镀铜液使用以下的组成成分。硫酸200g/L，硫酸铜80g/ L，添加剂19. 5ml/L(AT0TECH日本公司制造，Cupracid GL)。并且，电解镀铜在以下条件下 进行。电流密度lA/dm2，时间115分钟，温度23士2°C。接着，剥掉干膜460，获得与图1和 图2相当的多层印制线路板10(参照图7(c))。另外，树脂绝缘片470相当于应力缓解部 50。并且，填充贯通孔472的镀铜膜474相当于各种端子61、62、63。
之后，在对市场销售的焊料-抗蚀剂组合物进行了涂敷和干燥处理之后，放置通 过铬层描绘出了焊料-抗蚀剂开口部的圆图形(掩模图形)的钠钙玻璃基板，使形成有铬 层一侧与焊料-抗蚀剂层紧密接合，使用紫外线进行了曝光/显像后进行加热处理，形成在 各种端子61、62、63的上面具有开口的焊料-抗蚀剂层的图形，之后进行无电解镀镍，并进 行无电解镀金，形成镀镍层和镀金层，印制焊膏后进行重熔，从而可以形成焊料凸点。另外， 可以形成焊料-抗蚀剂层，也可以不形成焊料-抗蚀剂层。
根据以上详述的多层印制线路板10，由于在电源线和接地线之间连接的层状电容 器部40的高电介质层43是陶瓷制的，因而与以往那样配合有无机填料的有机树脂制的情 况相比，可提高介电常数，可增大层状电容器部40的静电电容。因此，即使在半导体元件的 导通/截止频率是几GHz 几十GHz (3GHz 20GHz)的导通/截止频率高的状况下，也能 取得充分的去耦效果，难以发生电位的瞬时下降。
并且，一般情况下，由于积层部30在通常小于等于200°C的温度条件下制作，因而 在积层部30的形成途中烧制高电介质材料来做成陶瓷是困难的，然而在上述实施例中，由 于层状电容器部40的高电介质层43是与积层部30分开地烧制高电介质材料来做成陶瓷 的，因而容易充分提高介电常数。
并且，构成层状电容器部40的第1层状电极41是形成在高电介质层43的两面中 的远离安装部60的第1面即高电介质层43的下面的实心图形，第2层状电极42是形成在 接近安装部60的第2面即高电介质层43的上面的实心图形，而且是具有使与第1层状电 极41连接的导通孔61a以非接触状态通过的通过孔4 的形状，因而可充分增大各层状电 极41、42的面积，可增大该层状电容器部40的静电容量。这里，由于与第1层状电极41连 接的导通孔61a和与第2层状电极42连接的导通孔62a以格子状交替排列，因而环路电感 降低，因此可容易防止电源电位的瞬时下降。另外，导通孔61a和导通孔6 可以以锯齿状 交替排列，在该情况下也能获得相同的效果。
并且，由于层状电容器部40的第1和第2层状电极41、42之间的距离被设定为小 于等于10 μ m，实质上不会短路的距离，因而层状电容器部40的电极间距离充分小，可增大 该层状电容器部40的静电电容。
然后，当只在层状电容器部40中静电电容不足的情况下，可使用芯片电容器73弥 补该不足。即，可以根据需要安装芯片电容器73。并且，芯片电容器73和半导体元件的布 线越长，去耦效果就越下降，然而这里，由于在设置有安装部60的表面侧设置芯片电容器 73，因而可缩短与半导体元件的布线，可抑制去耦效果的下降。
然后，即使在安装于安装部60上的半导体元件和层状电容器部40或积层部30 之间发生由热膨胀差引起的应力，由于应力缓解部50吸收该应力，因而也难以发生不利情 况。另外，应力缓解部50可以仅形成在安装于安装部60上的半导体元件的正下方。由于 由热膨胀差引起的应力主要是在半导体元件的正下方成为问题，因而只要在该部分形成应 力缓解部50，就能抑制材料成本。
另外，本发明丝毫不限于上述实施例，当然，只要属于本发明的技术范围，就能采 用各种方式实施。
[实施例2]
图8是实施例2的多层印制线路板110的纵剖面图(仅示出中心线的左侧)。如 图8所示，本实施例的多层印制线路板110具有与实施例1相同的芯基板20 ；积层部30， 使隔着树脂绝缘层36层叠在该芯基板20的上面的布线图形22和布线图形32通过导通孔 34电连接；层间绝缘层120，层叠在该积层部30上；层状电容器部140，层叠在该层间绝缘 层120上，由高电介质层143以及夹住该高电介质层143的第1和第2层状电极141、142 构成；应力缓解部150，层叠在该层状电容器部140上，采用弹性材料形成；安装部160，安 装半导体元件；以及芯片电容器配置区域170，设置在该安装部160的周围。
在本实施例的层状电容器部140中，第1层状电极141是铜电极，通过导通孔161a 与安装部160的接地用焊盘161电连接，第2层状电极142是铜电极，通过导通孔16 与 安装部160的电源用焊盘162电连接。因此，第1和第2层状电极141、142分别与安装在 安装部160上的半导体元件的接地线和电源线连接。
并且，第1层状电极141是形成在高电介质层143下面的实心图形，并具有以非接 触状态贯通与第2层状电极142连接的导通孔162b的通过孔141a。导通孔162b可以与所 有电源用焊盘162对应设置，然而这里，与一部分电源用焊盘162对应设置。其理由如下。 即，在所有电源用焊盘162中，几个电源用焊盘162通过导通孔16 与第2层状电极142电 连接，剩余的电源用焊盘162使用未作图示的布线(例如设置在安装部160上的布线)与 通过导通孔16 跟第2层状电极142电连接的其他电源用焊盘162电连接，因而结果，所 有电源用焊盘162与第2层状电极142连接，只要有至少一个从第2层状电极142向下方 延伸的导通孔162b，就能通过该导通孔162b使所有电源用焊盘162与外部电源线连接。然 后，通过与一部分电源用焊盘162对应地设置导通孔162b，可减少设置在第1层状电极141 上的通过孔141a的数量，因而第1层状电极141的面积增大，可增大层状电容器部140的 静电电容。另外，可考虑层状电容器部140的静电电容或导通孔16 的配置等来决定通过 孔141a的数量或者形成通过孔141a的位置。
另一方面，第2层状电极142是形成在高电介质层143上面的实心图形，并具有以 非接触状态贯通与接地用焊盘161连接的导通孔161a的通过孔14加。导通孔161a可以 与所有接地用焊盘161对应设置，然而这里，与一部分接地用焊盘161对应设置。其理由如 下。即，由于接地用焊盘161之间使用未作图示的布线(例如设置在安装部160上的布线) 电连接，因而只要有至少一个从接地用焊盘161向下方延伸并且不与第2层状电极142接 触而与第1层状电极141接触的导通孔161a，就能通过该导通孔161a使所有接地用焊盘 161与外部接地线连接。然后，通过与一部分接地用焊盘161对应地设置导通孔161a，可减 少设置在第2层状电极142上的通过孔14 的数量，因而第2层状电极142的面积增大，可增大层状电容器部140的静电电容。另外，可考虑层状电容器部140的静电电容或导通 孔161a的配置等来决定通过孔14 的数量或者形成通过孔14 的位置。
这样，由于可增大层状电容器部140的静电电容，因而可取得充分的去耦效果，安 装在安装部160上的半导体元件(IC)的晶体管难以发生电源不足。另外，使在正下方不具 有导通孔的接地用焊盘161和在正下方具有导通孔的接地用焊盘161电连接的布线、以及 使在正下方不具有导通孔的电源用焊盘162和在正下方具有导通孔的电源用焊盘162电连 接的布线可以设置在安装部60上，然而也可以设置在芯基板20的表面或者积层部30上。 也能在层状电容器部140和安装部160之间进一步设置布线层，使用该层进行连接。
应力缓解部150采用与实施例1相同的弹性材料形成。并且，设置在安装部160 上的接地用焊盘161、电源用焊盘162以及信号用焊盘163以格子状或锯齿状排列(参照图 1)。另外，可以在中央附近以格子状或锯齿状排列接地用焊盘161和电源用焊盘162，并在 其周围以格子状或锯齿状或随机排列信号用焊盘163。安装部160的端子的数量是1000 300000。在该安装部160的周围形成有多个芯片电容器配置区域170，在该芯片电容器配置 区域170内形成有多对用于与芯片电容器173的接地用端子和电源用端子分别连接的接地 用焊盘171和电源用焊盘172。
各接地用焊盘171通过层状电容器部140的第1层状电极141与外部电源的负极 连接，各电源用焊盘172通过第2层状电极142与外部电源的正极连接。在本实施例中， 接地用焊盘161和电源用焊盘162分别相当于权利要求8的第1焊盘和第2焊盘，导通孔 161a和导通孔162b分别相当于权利要求8的第1棒状端子和第2棒状端子。
下面，根据图9 图11对本实施例的多层印制线路板110的制造过程进行说明。
首先，如图9(a)所示，准备至少在芯基板20的单面形成有积层部30的基板500， 使用真空层压装置将层间绝缘层510(成为图8的层间树脂层120，热固型绝缘膜；味之素 公司制造，ABF-45SH)在温度50 150°C、压力0. 5 1. 5MPa的层压条件下贴附在积层部 30上。接着，使用真空层压装置，将预先制作的具有在铜箔522和铜箔5 之间夹有高电介 质层524的结构的高电介质片520在温度50 150°C、压力0. 5 1. 5MPa的层压条件下 贴附在层间绝缘层510上，之后在150°C的温度下干燥1小时(参照图9(b))。优选的是， 进行层压时的高电介质片520的两铜箔522、5沈全都是没有形成电路的实心层。当通过蚀 刻等去除两铜箔522、526的一部分时，由于以下等原因，高电介质层上容易形成裂纹，并且 在后面的镀覆工序中该裂纹部分内被镀覆所填充时，在两铜箔间发生短路，这些原因如下 (i)有时金属在表面和背面的残留率改变，或者以去除部分为起点，高电介质片弯曲或折 叠；(ii)当去除铜箔的一部分时，存在角部(参照图12)，层压压力集中在该部分；(iii)层 压装置与高电介质层直接接触。并且，当在层压前去除电极的一部分时，也发生高电介质片 的静电电容减少的问题，在层压该高电介质片的情况下，有必要使高电介质片和积层部位 置一致来进行贴附。并且，由于高电介质片薄而没有刚性，因而去除铜箔的一部分时的位置 精度不良。除此以外，由于考虑对准精度而有必要去除铜箔的一部分，因而有必要大面积去 除铜箔，对准精度也由于高电介质片薄而不良。根据以上的情况，优选的是，进行层压时的 高电介质片520的两铜箔522、5沈全都是没有形成电路的实心层。
下面，对高电介质片520的制作过程进行说明。
(1)在干燥氮气中，称取使浓度为1. 0摩尔/升的双乙氧基钡(diethoxy barium)和双四异丙醇钛(titanium bitetraisopropoxide)，将其溶解在脱水的甲醇和2-甲氧基 乙醇的混合溶剂(体积比3 2)内，在室温的氮气氛下搅拌3天，调制钡和钛的醇盐前体 组合物溶液。然后，将该前体组合物溶液在保持为0°C的同时进行搅拌，将预先脱碳酸的水 以0. 5微升/分钟的速度在氮气流中喷雾来进行水解。
(2)使这样制作的溶胶凝胶溶液通过0. 2微米的过滤器，过滤析出物等。
(3)将在上述(2)中制作的过滤液在厚度12 μ m的铜箔522 (以后成为第1层状电 极141)上以1500rpm的速度旋涂1分钟。将旋涂有溶液的基板放置在保持为150°C的热板 上3分钟进行干燥。之后，把基板插入保持为850°C的电炉中，进行15分钟的烧制。这里， 把溶胶-凝胶液的粘度调整成使通过1次旋涂/干燥/烧制所得的膜厚为0. 03 μ m。另外， 作为第1层状电极141，除了铜以外，还能使用镍、钼、金、银等。
(4)重复旋涂/干燥/烧制40次，获得1. 2 μ m的高电介质层524。
(5)之后，使用溅镀装置等的真空蒸镀装置在高电介质层5M上形成铜层，并在该 铜层上通过电解镀覆等增加10 μ m左右的铜，从而形成铜箔5 (以后形成第2层状电极 142的一部分)。这样，得到高电介质片520。关于介电特性，使用INPEDANCE/GAIN PHASE ANALYZER (阻抗/增益相位分析器)(Hewlett-Packard (惠普)公司制造，商品名4194A)， 在频率1kHz、温度25°C、OSC级IV的条件下进行了测定，其相对介电常数是1850。另外， 对于真空蒸镀，除了铜以外还可以形成钼、金等金属层，对于电解镀覆，除了铜以外还可以 形成镍、锡等金属层。并且，高电介质层采用钛酸钡，然而通过使用其他溶胶-凝胶溶液， 高电介质层还能采用钛酸锶(SrTiO3)、氧化钽(TaO3、Ta2O5)、锆钛酸铅(PZT)、锆钛酸铅镧 (PLZT)、锆钛酸铅铌(PNZT)、锆钛酸铅钙(PCZT)以及锆钛酸铅锶(PSZT)中的任意一方。
另外，作为高电介质片520的其他制作方法，还有以下的方法。即，使钛酸钡粉末 (富士 Titanium工业株式会社制造，HPBT系列)分散在以下粘合剂溶液内，该粘合剂溶液 是相对于钛酸钡粉末的总重量，按照聚乙烯醇5重量份、纯水50重量份以及作为溶剂系增 塑剂的邻苯二甲酸二辛酯或邻苯二甲酸二丁酯1重量份的比例混合而成，使用滚涂机、刮 刀、α涂敷机等印制机，将该溶液以厚度为5 7μπι左右的薄膜状印制在厚度12 μ m的铜 箔522(以后成为第1层状电极141)上，并在60°C的温度下干燥1小时，在80°C的温度下 干燥3小时，在100°C的温度下干燥1小时，在120°C的温度下干燥1小时，在150°C的温度 下干燥3小时，做成未烧制层。可以使用滚涂机、刮刀等印制机，把包含从由BaTiO3以外的 SrTiO3> TaO3> Ta2O5, PZT、PLZT, PNZT, PCZT以及PSZT构成的组中所选择的1种或2种或更 多的金属氧化物的膏印制成厚度为0. 1 10 μ m的薄膜状，并进行干燥，做成未烧制层。在 印制后，将该未烧制层在600 950°C的温度范围内进行烧制，做成高电介质层524。之后， 使用溅镀装置等真空蒸镀装置在高电介质层5M上形成铜层，并在该铜层上通过电解镀覆 等增加10 μ m左右的铜，从而形成铜箔5 (以后形成第2层状电极142的一部分)。另外， 对于真空蒸镀，除了铜以外还可以形成钼、金等金属层，对于电解镀覆，除了铜以外还可以 形成镍、锡等金属层。此外，还能采用把钛酸钡用作靶的溅镀法。
然后，使用二氧化碳激光器、UV激光器、YAG激光器、或受激准分子激光器等，在层 叠有高电介质片520的制作途中的基板的规定位置上形成贯通孔530、531 (参照图9(c))。 深度深的贯通孔530是贯通高电介质片520和层间绝缘层510并到达积层部30的布线图形 32表面的贯通孔。深度浅的贯通孔531是贯通铜箔5 和高电介质层5M并到达铜箔522表面的贯通孔。这里，在贯通孔形成中，首先形成深的贯通孔530，接着形成浅的贯通孔531。 深度调整通过变更激光照射数来进行。具体地说，贯通孔531使用日立Via Mechanics (株) 制造的UV激光器，在输出3 10W、频率30 60kHz、照射数4的条件下进行，贯通孔530 除了采用照射数31以外，在相同条件下进行。之后，在贯通孔530、531内填充后述的贯通 孔填充用树脂532，并在80°C的温度下干燥1小时，在120°C的温度下干燥1小时，在150°C 的温度下干燥30分钟(参照图9(d))。另外，贯通孔530、531没有形成为与图8所示的电 源用焊盘162和接地用焊盘161的全部(3000000个)对应。
贯通孔填充用树脂按以下方式制作。把双酚F型环氧树脂单体(油化Siell 制造，分子量310，商品名E-807) 100重量份和咪唑固化剂(四国化成制造，商品名 2E4MZ-CN) 6重量份混合，然后把平均粒径1. 6 μ m的SW2球状粒子170重量份与该混合物 混合，通过使用3根辊进行捏合，把该混合物的粘度在23 士 1°C的温度下调整为45000 49000cps，得到贯通孔填充用树脂。
然后，在前工序所填充的贯通孔填充用树脂532内形成贯通孔530a、531a，浸渍在 高锰酸溶液内进行粗糙化，之后在170°C的温度下干燥固化3小时，进行完全固化(参照图 9 (e))。贯通孔530a是贯通贯通孔填充用树脂532并到达积层部30的布线图形32表面的 贯通孔。另一贯通孔531a是贯通贯通孔填充用树脂532、铜箔522以及层间绝缘层510并 到达积层部30的布线图形32表面的贯通孔。并且，贯通孔530a是使用(X)2激光器，通过 Φ 1. 4mm的掩模直径，在2. Omj的能量密度、2次照射的条件下形成的，贯通孔531a是除了 使用UV激光器并采用52次照射以外，在相同条件下形成的(输出3 10w，频率30 60kHz)。
之后，向基板表面赋予无电解镀铜用的催化剂，浸渍在以下的无电解镀铜液内，在 基板表面形成0. 6 3. O μ m的无电解镀铜膜540 (参照图10 (a))。另外，无电解镀铜水溶液 使用以下的组成成分。硫酸铜0. 03mol/L，EDTA :0. 200mol/L,HCHO :0. lg/L,NaOH :0. Imo 1/ L，α、α，-联吡啶100mg/L，聚乙二醇(PEG) :0. lg/L。
然后，在无电解镀铜膜540上贴附市场销售的干膜，通过曝光/显像形成镀覆抗蚀 剂Ml (参照图10 (b))，在镀覆抗蚀剂非形成部上形成厚度为25 μ m的电解镀铜膜542 (参 照图10(c))。另外，电解镀铜液使用以下的组成成分。硫酸200g/L，硫酸铜80g/L，添 加剂19. 5ml/L(AT0TECH日本公司制造，Cupracid GL)。并且，电解镀铜在以下条件下进 行。电流密度lA/dm2，时间115分钟，温度23士2°C。接着，剥掉电镀抗蚀剂Ml，使用硫 酸-过氧化氢系蚀刻液对残留有该电镀抗蚀剂Ml的部分，即在电解镀铜膜542之间存在 的无电解镀铜膜540进行蚀刻(快速蚀刻)，形成与上部电极543和铜箔522连接的连接盘 (land) 参照图 10(d))。
然后，把下述的应力缓解片550(成为图8的应力缓解部150)在温度50 150°C、 压力0. 5 1. 5MPa的层压条件下贴附在上部电极543和连接盘544上，并在150度的温度 下干燥1小时(参照图10(e))。
应力缓解片550按以下方式制作。即，使用滚涂机(Cermatronics贸易制造)，把 使萘型环氧树脂(日本化药(株)制造，商品名NC-7000L) 100重量份、酚苯-苯二甲醇缩 合树脂(三井化学制造，商品名XLC-LL)20重量份、作为交联橡胶粒子的Tg是-50°C的羧 酸改性NBR(JSR(株)制造，商品名XER-91)90重量份、以及1-氰乙基-2-乙基-4-甲基咪唑4重量份溶解在乳酸乙酯300重量份内而成的树脂组合物涂敷在聚甲基戊烯(TPX)(三 井石油化学工业制造，商品名0pulanX-88)制的42 45 μ m厚的薄膜上，之后在80°C的温 度下干燥2小时，在120°C的温度下干燥1小时，在150°C的温度下干燥30分钟，做成厚度 40 μ m的应力缓解片。另外，该应力缓解片在30°C时的杨氏模量是500MPa。
然后，在应力缓解片550的规定位置上，使用(X)2激光器，通过Φ 1. 4mm的掩模直 径，以2. Omj的能量密度、1次照射形成导通孔560 (参照图11 (a))。接着，进行粗糙化处理， 在150°C的温度下干燥固化3小时，使应力缓解片550完全固化。之后，通过实施催化剂赋 予、化学镀铜、镀覆抗蚀剂形成、电镀铜、镀覆抗蚀剂剥离、以及快速蚀刻的工序，使用金属 填充导通孔560，并在最表层，在各导通孔560的上面形成焊盘(接地用焊盘161、电源用焊 盘162、信号用焊盘163)，获得具有安装部160的多层印制线路板110(图11 (b))。另外， 与连接盘544和铜箔542连接的接地用焊盘161与接地线连接，与上部电极543连接的电 源用焊盘162与电源线连接。并且，信号用焊盘163与信号线连接。这里，铜箔522相当于 第1层状电极141，铜箔5 和上部电极543相当于第2层状电极142，高电介质层5 相 当于高电介质层143，它们形成层状电容器部140。
之后，可以在安装部60的各端子上形成焊料凸点(形成方法参照实施例1)。并 且，在如图8所示安装芯片电容器173的情况下，在图9(b)工序后，进行蚀刻工序(所谓盖 孔(tenting)法)，以使芯片电容器173的一个端子和第1层状电极141通过导体562电连 接。在该蚀刻工序中，使用氯化铜蚀刻液，在短时间内处理成铜箔5 和高电介质层5M被 蚀刻后，铜箔522也被稍微蚀刻的状态。然后，最终把与该铜箔522连接的金属层设置在应 力缓解片550上，在该金属层的上面设置焊盘171。并且，用于与芯片电容器173的另一端 子连接的焊盘172形成在填充于应力缓解片550上所形成的导通孔560的一个内的金属的 上面。
根据以上详述的实施例2的多层印制线路板110，可获得与上述实施例1相同的效 果。在本实施例中，决定第1层状电极141和第2层状电极142的对置面积S，以使层状电 容器部140的静电电容C在模正下方为0. 5 μ F，根据该对置面积S决定第1层状电极141 的通过孔141a的数量和位置以及第2层状电极142的通过孔14 的数量和位置。这里， 对置面积S根据C= ε0·、*d/S来算出。即，由于高电介质层142的相对介电常数、 是1850，并且其厚度d是1. 2 μ m，因而把这些值代入前述式，并把0. 5 μ F代入静电电容C 来算出对置面积S。另外，ε C1是真空时的介电常数(常数)。
[实施例3]
图13是实施例3的多层印制线路板210的纵剖面图(仅示出中心线的左侧)。如 图13所示，本实施例的多层印制线路板210具有与实施例1相同的芯基板20 ；积层部30， 使隔着树脂绝缘层36层叠在该芯基板20的上面的布线图形22和布线图形32通过导通孔 34电连接；层间绝缘层220，层叠在该积层部30上；层状电容器部Μ0，层叠在该层间绝缘 层220上，由高电介质层243以及夹住该高电介质层243的第1和第2层状电极241、242构 成；层间绝缘层对5，层叠在该层状电容器部240上；应力缓解部250，层叠在该层间绝缘层 245上，采用弹性材料形成；安装部沈0，安装半导体元件；以及芯片电容器配置区域270，设 置在该安装部沈0的周围。
本实施例的层状电容器部240中的第1层状电极241是形成在高电介质层243下面的实心图形的铜电极，与安装部沈0的接地用焊盘电连接。为了便于说明，把接地用 焊盘261分类为2种接地用焊盘^lx和接地用焊盘^ly。其中，接地用焊盘^lx通过导 通孔^la与连接盘沈61电连接。该连接盘沈61在正下方不具有导通孔。并且，接地用焊 盘^ly通过导通孔^la与连接盘连接，该连接盘通过导通孔^lb与第1层状 电极241和积层部30的布线图形32的接地用布线电连接。另外，与导通孔^lb连接的连 接盘268与第2层状电极M2电独立。并且，与接地用焊盘^lx连接的连接盘和与 接地用焊盘^ly连接的连接盘通过布线对6(参照图14)电连接。结果，所有接地用 焊盘为同电位。这样，第1层状电极241与各接地用焊盘261连接，并与积层部30的 布线图形32的接地用布线连接，并通过该接地用布线与外部接地线连接。并且，第1层状 电极241具有以非接触状态贯通后述的导通孔的通过孔Mla，然而由于导通孔 如后所述与有限的电源用焊盘沈27对应设置，因而可以减少通过孔Mla的数量。结果，第 1层状电极Ml的面积增大，可增大层状电容器部MO的静电电容。另外，可考虑层状电容 器部MO的静电电容等来决定通过孔Mla的数量或者形成通过孔Mla的位置。
另一方面，第2层状电极242是形成在高电介质层243上面的实心图形的铜电极， 与安装部沈0的电源用焊盘沈2电连接。为了便于说明，把电源用焊盘262分类为2种电 源用焊盘和电源用焊盘262y。其中，电源用焊盘通过导通孔沈加与连接盘 连接，该连接盘267x通过导通孔与第2层状电极M2电连接。并且，电源用焊盘262y 通过导通孔沈加与连接盘267y连接，该连接盘2阶通过导通孔262c与积层部30的布线 图形32中的电源用布线电连接，而不与第1和第2层状电极241、242接触。并且，与电源用 焊盘连接的连接盘和与电源用焊盘2吻连接的连接盘2奶通过布线247 (参 照图14)电连接。结果，所有电源用焊盘262为同电位。这样，第2层状电极242与各电源 用焊盘262连接，并与积层部30的布线图形32的电源用布线连接，并通过该电源用布线与 外部电源线连接。因此，电源从积层部30的布线图形32的电源用布线经过导通孔、布 线M7以及导通孔被供给到第2层状电极M2。并且，第2层状电极242具有以非接 触状态贯通导通孔的通过孔对加和用于确保与连接盘268绝缘的通过孔M2b，然而 由于导通孔是针对电源用焊盘沈2中的一部分电源用焊盘2吻而设置的，并且通过 孔M2b是对应接地用焊盘中的一部分接地用焊盘^ly而设置的，因而可以减少通过 孔Mh、242b的数量。结果，第2层状电极242的面积增大，可增大层状电容器部240的静 电电容。另外，可考虑层状电容器部MO的静电电容等来决定通过孔24h、242b的数量或 者形成通过孔Mh、242b的位置。
这样，由于可增大层状电容器部MO的静电电容，因而可取得充分的去耦效果，安 装在安装部260上的半导体元件(IC)的晶体管难以发生电源不足。另外，接地用焊盘^lx 和接地用焊盘261y通过层间绝缘层245上的布线246连接，电源用焊盘和电源用焊 盘2购通过层间绝缘层245上的布线247连接，然而可以把这种布线设置在第2层状电极 以上的任意层(可以是安装部)或者芯基板20的表面或者积层部30上。并且，通过使用 任意层的布线将接地用焊盘261x和接地用焊盘^ly、以及电源用焊盘和电源用焊盘 262y连接起来，没有必要把导通孔^la设置在所有接地用焊盘的正下方，或者把导通 孔沈加设置在所有电源用焊盘沈2的正下方。这样可减少安装部正下方的层中的连接盘 数。因此，由于必须设置的导通孔数和连接盘数减少，因而可实现高密度化。
应力缓解部250采用与实施例1相同的弹性材料形成。并且，设置在安装部260 上的接地用焊盘沈1、电源用焊盘沈2以及信号用焊盘263与实施例1 一样，以格子状或锯 齿状排列(参照图1)，并且，它们的数量也与实施例1相同。这里，信号用焊盘263与层状 电容器部MO的第1和第2层状电极241、242都不接触。另外，可以在中央附近以格子状 或锯齿状排列接地用焊盘261和电源用焊盘沈2，并在其周围以格子状或锯齿状或随机排 列信号用焊盘263。在该安装部260的周围形成有多个芯片电容器配置区域270，在该芯片 电容器配置区域270内形成有多对用于分别与芯片电容器273的接地用端子和电源用端子 连接的接地用焊盘271和电源用焊盘272。
各接地用焊盘271通过层状电容器部240的第1层状电极241与外部电源的负极 连接，各电源用焊盘272通过第2层状电极242与外部电源的正极连接。在本实施例中， 接地用焊盘261和电源用焊盘262分别相当于权利要求9的第1焊盘和第2焊盘，导通孔 261b和导通孔分别相当于权利要求9的第1棒状端子和第2棒状端子。
各接地用焊盘271通过层状电容器部240的第1层状电极241与外部电源的负极 连接，各电源用焊盘272通过第2层状电极242与外部电源的正极连接。在本实施例中， 接地用焊盘261和电源用焊盘262分别相当于权利要求6的第1焊盘和第2焊盘，导通孔 261a,261b以及导通孔^h、262b分别相当于权利要求6的第1棒状端子和第2棒状端子。
下面，根据图15 图17对本实施例的多层印制线路板210的制造过程进行说明。 另外，图13和图14是将半导体元件的正下方即模正下方的电源用焊盘261和接地用焊盘 262以格子状或锯齿状交替排列的部分切断时的剖面图，图15 图17是将电源用焊盘沈1 和接地用焊盘262没有交替配置的部分切断时的剖面图。
首先，如图15 (a)所示，准备在芯基板20的至少单面形成有积层部30的基板600， 使用真空层压装置，将层间绝缘层610(热固型绝缘膜；味之素公司制造，ABF-45SH)在温 度50 150°C、压力0. 5 1. 5MPa的层压条件下贴附在积层部30上。接着，使用真空层 压装置，将预先制作的高电介质片620(制作过程与实施例2的高电介质片520相同)在温 度50 150°C、压力0. 5 1. 5MPa的层压条件下贴附在层间绝缘层610(成为图13的层 间绝缘层220)上，之后在150°C的温度下干燥1小时(参照图15(b))。高电介质片620的 铜箔622、6沈全都做成没有形成电路的实心层。之后，采用盖孔法来蚀刻高电介质片620。 在该蚀刻工序中，使用了氯化铜蚀刻液，在短时间内处理成在铜箔6 和高电介质层6M被 蚀刻后，铜箔622也被稍微蚀刻的状态(参照图15(c))。在图15(c)中，通过蚀刻分离铜 箔626的一部分来形成孤立的连接盘(成为图13的连接盘沈8)。之后，在高电介质 片620上层压层间绝缘层(成为图13的层间绝缘层M5，热固型绝缘膜；味之素公司制造， ABF-45SH)628(图15(d))。然后，使用二氧化碳激光器、UV激光器、YAG激光器、或受激准分 子激光器等，在层叠有层间绝缘层6 的制作途中的基板的规定位置上形成贯通孔630 (参 照图15(e))。贯通孔630形成为贯通层间绝缘层628、高电介质片620以及层间绝缘层610 并到达积层部30的布线图形32表面。激光器条件是，采用日立Via Mechanics (株)公司 制造的UV激光器，输出为3 10W，频率为30 60kHz，照射数为M。
在形成了贯通孔630后，在该贯通孔630内填充贯通孔填充用树脂640 (制作过程 与实施例2的贯通孔填充用树脂532相同)并进行干燥(参照图16(a))。然后，使用二氧 化碳激光器、UV激光器、YAG激光器、受激准分子激光器等，在该制作途中的基板的规定位置上形成贯通孔651、652、653(参照图16(b))。贯通孔651形成为贯通贯通孔填充用树脂 640并到达积层部30的布线图形32表面，贯通孔652形成为贯通层间绝缘层6 并到达铜 箔6 表面，贯通孔653形成为贯通层间绝缘层628、高电介质片620 (连接盘6^a、高电介 质层624以及铜箔62 以及层间绝缘层610并到达积层部30的布线图形32表面。在这 些贯通孔651、652、653的形成中，首先形成贯通孔651，接着按照贯通孔652、653的顺序形 成。该贯通孔的深度调整是变更激光器类型和激光器照射数来调整的。例如，贯通孔651 使用(X)2激光器，通过Φ 1. 4mm的掩模直径，采用2. Omj的能量密度、3次照射的条件，贯通 孔652除了采用1次照射以外，采用与前述条件相同的条件，贯通孔653使用UV激光器，采 用56次照射，除此以外，采用与前述条件相同的条件(输出3 10W，频率30 60kHz)。 另外，贯通孔630不是与图13所示的电源用焊盘262的全部而是一部分即电源用焊盘2吻 对应形成，贯通孔653不是与图13所示的接地用焊盘261的全部而是一部分即接地用焊盘 26Iy对应形成。
之后，在170°C的温度下干燥固化3小时，进行完全固化。接着，向基板表面赋予 催化剂，通过实施通常的半加成法，将贯通孔651、652、653分别用金属填充来形成导通孔 262c,262b,261b,并在这些导通孔^2c、262bJ61b的上面形成连接盘^7y、267xJ66y，并 且还形成使连接盘267x和连接盘沈77连接的布线参照图16(c))。通过该布线M7 使积层部30的布线图形32和铜箔6 (成为第2层状电极M2)连接。另外，这里省略了 图示，然而还同时形成了图14的连接盘和布线M6。然后，层压应力缓解片670 (成为 图13的应力缓解部250，制作过程参照实施例2的应力缓解片550)(参照图16(d))。
接着，在应力缓解片670中的各连接盘^7y、267xJ66y的正上方位置处分别形成 贯通孔680(参照图17(a))，通过实施粗糙化、完全固化、催化剂赋予、化学镀铜、电镀抗蚀 剂形成、电镀铜、电镀抗蚀剂剥离、以及快速蚀刻，使用金属填充各贯通孔680，并在所填充 的金属上面形成焊盘(参照图17(b))。这样，在连接盘沈77上形成导通孔沈加和电源用 焊盘2吻，在连接盘267x上形成导通孔沈加和电源用焊盘沈&，在连接盘上形成导 通孔^la和接地用焊盘^ly。并且，这里省略了图示，然而在图13和图14的连接盘 上也形成了导通孔261a和接地用焊盘^lx。这样获得图13的多层印制线路板210。另外， 铜箔622相当于第1层状电极M1，铜箔6 相当于第2层状电极M2，高电介质层6 相 当于高电介质层对3，它们形成层状电容器部M0。在实施例3中，在接地用焊盘^lx使用 任意层(例如安装部260)与接地用焊盘^ly连接的情况下，不需要导通孔^la和连接盘 ^56x。同样，在电源用焊盘使用任意层(例如安装部沈0)与电源用焊盘连接的 情况下，不需要电源用焊盘26 正下方的导通孔沈加、连接盘和导通孔^2b。这样 可减少导通孔和连接盘。
之后，可以在安装部沈0的各端子上形成焊料凸点(形成方法参照实施例1)。并 且，在如图13所示安装芯片电容器273的情况下，可以与实施例2 —样形成焊盘271、272。
根据以上详述的实施例3的多层印制线路板110，可获得与上述实施例1相同的效 果。除此之外，在本实施例中，由于外部的电源供给源从积层部30经由导通孔、262b而 不环绕层状电容器部MO向高电介质片620充电，因而使外部的电源供给源与作为层状电 容器部240的电源电极的第2层状电极242连接的布线长度、以及与作为接地电极的第1层 状电极Ml连接的布线长度缩短，因此即使把进行高速驱动的半导体元件(IC)安装在安装部260上，层状电容器部240也难以发生充电不足。并且，在本实施例中，决定第1层状电极 241和第2层状电极242的对置面积S,以使层状电容器部MO的静电电容C在模正下方为 0. 5 μ F，根据该对置面积S决定第1层状电极241的通过孔Mla的数量和位置以及第2层 状电极对2的通过孔Mh、242b的数量和位置。这里，对置面积S根据C = ε0· ε r · d/S 来算出。即，由于高电介质层M2的相对介电常数、是1850，并且其厚度d是1.2μπι，因 而把这些值代入前述式，并把0.5μ F代入静电电容C来算出对置面积S。另外，ε。是真空 时的介电常数(常数)。
另外，在上述制造过程中，在图15(c)的工序后层压层间绝缘层628(参照图 15 (d))，在该层间绝缘层6 的规定位置上形成贯通孔630 (参照图15 (e))，在贯通孔630 内填充贯通孔填充用树脂640并进行干燥后(参照图16(a))，在该贯通孔填充用树脂640 内形成贯通孔651(参照图16(b))，然而可以取而代之按以下方式进行。S卩，在图15(c)的 工序后，在基板表面上贴附市场销售的干膜，之后，通过采用盖孔法将形成导通孔262c(参 照图16(c))的位置的高电介质片620按照比导通孔大的尺寸蚀刻去除，形成放大孔 632(参照图18(a))，之后，在高电介质片620上层压层间绝缘层628，在刚才蚀刻去除而形 成的放大孔632内也填充层间绝缘层628，之后进行干燥(图18(b))。之后，可以实施形成 实施例3的贯通孔651、652、653的工序以后的工序。这样，可删除对贯通孔630的填充工 序。
[实施例4]
在实施例2中，把贯通孔530和贯通孔531形成在与所有电源用焊盘和接地用焊 盘对应的位置上。结果，层状电容器部的静电电容为0.4μ F。
[实施例5]
在实施例3中，把贯通孔630和贯通孔653形成在与所有电源用焊盘和接地用焊 盘对应的位置。结果，层状电容器部的静电电容为0.4μ F。
[实施例6]
在实施例2中，把高电介质片的制作过程的旋涂/干燥/烧制的重复次数变 更为20次，获得0.6μπι的高电介质层。除此之外，与实施例2相同。结果，模正下方的层 状电容器部的静电电容为1. 0 μ F。
[实施例7]
在实施例3中，把高电介质片的制作过程的旋涂/干燥/烧制的重复次数变 更为20次，获得0.6μπι的高电介质层。除此之外，与实施例3相同。结果，模正下方的层 状电容器部的静电电容为1. 0 μ F。
[实施例8]
在实施例2中，把高电介质片的制作过程的旋涂/干燥/烧制的重复次数变 更为1次，获得0.03μπι的高电介质层。除此之外，与实施例2相同。结果，模正下方的层 状电容器部的静电电容为20 μ F。
[实施例9]
在实施例3中，把高电介质片的制作过程的旋涂/干燥/烧制的重复次数变 更为1次，获得0.03μπι的高电介质层。除此之外，与实施例3相同。结果，模正下方的层 状电容器部的静电电容为20 μ F。烧制的重复次数变 结果，模正下方的层烧制的重复次数变 结果，模正下方的层烧制的重复次数变 结果，模正下方的静/烧制的重复次数变 结果，模正下方的静
[实施例10]
在实施例2中，把高电介质片的制作过程⑷的旋涂/干燥 更为4次，获得0. 12 μ m的高电介质层。除此之外，与实施例2相同， 状电容器部的静电电容为5 μ F。
[实施例11]
在实施例3中，把高电介质片的制作过程⑷的旋涂/干燥 更为4次，获得0. 12 μ m的高电介质层。除此之外，与实施例3相同， 状电容器部的静电电容为5 μ F。
[实施例12]
在实施例2中，把高电介质片的制作过程⑷的旋涂/干燥 更为2次，获得0. 06 μ m的高电介质层。除此之外，与实施例2相同， 电电容为IOyF0
[实施例13]
在实施例3中，把高电介质片的制作过程⑷的旋涂/干燥 更为2次，获得0.06 μ m的高电介质层。除此之外，与实施例3相同。 电电容为IOyF0
[实施例14]
在实施例8中，把贯通孔530和贯通孔531形成在与所有电源用焊盘和接地用焊 盘对应的位置上。结果，静电电容为16yF。
[实施例15]
在实施例9中，把贯通孔630和贯通孔653形成在与所有电源用焊盘和接地用焊 盘对应的位置上。结果，静电电容为16yF。
[实施例16]
在实施例2中，把高电介质片的制作过程⑷的旋涂/干燥 更为330次，获得10 μ m的高电介质层。除此之外，与实施例2相同， 电电容为0. 06 μ F0
[实施例17]
在实施例3中，把高电介质片的制作过程⑷的旋涂/干燥 更为330次，获得10 μ m的高电介质层。除此之外，与实施例3相同。 电电容为0. 06 μ F0
[实施例18]
在实施例2中，把高电介质片的制作过程⑷的旋涂/干燥 更为10次，获得0.3μπι的高电介质层。除此之外，与实施例2相同， 电电容为2.0 μ F。
[实施例19]
在实施例3中，把高电介质片的制作过程⑷的旋涂/干燥 更为10次，获得0.3μπι的高电介质层。除此之外，与实施例3相同， 电电容为2.0 μ F。
[实施例20]烧制的重复次数变 结果，模正下方的静/烧制的重复次数变 结果，模正下方的静烧制的重复次数变 结果，模正下方的静烧制的重复次数变 结果，模正下方的静
在实施例2中，把高电介质片的制作过程的旋涂/干燥/烧制的重复次数变 更为25次，获得0.75 μ m的高电介质层。除此之外，与实施例2相同。结果，模正下方的静 电电容为0.8 μ F。
[实施例21]
在实施例3中，把高电介质片的制作过程的旋涂/干燥/烧制的重复次数变 更为25次，获得0.75 μ m的高电介质层。除此之外，与实施例3相同。结果，模正下方的静 电电容为0.8 μ F。
[实施例22]
在实施例3中，对高电介质片预先实施蚀刻处理，去除铜箔6 和高电介质层6M 的一部分。之后，隔着层间绝缘层610将该高电介质片贴附在形成有积层部30的基板600 上。即，将实施例3的高电介质片贴附工序和高电介质片蚀刻工序调换。之后的工序与实 施例3相同。
[实施例23]
在实施例4的多层印制线路板上安装芯片电容器。
[实施例
在实施例5的多层印制线路板上安装芯片电容器。
[实施例25]
在实施例2中，使用层间绝缘层510(参照图9(a))取代应力缓解部150。除此之 外，与实施例2相同。
[实施例沈]
在实施例3中，使用层间绝缘层610(参照图15(a))取代应力缓解部250。除此之 外，与实施例3相同。
[实施例27 49]
在实施例2 M的各方中，使用层间绝缘层取代应力缓解部，生成多层印制线路 板，形成实施例27 49。
[比较例]
比较例的高电介质片根据在实施例2中记载的高电介质片的另一形式制作过程 来制作。然而，不进行烧制而在干燥后的未烧制层上形成电极。除此之外与实施例2相同。 结果，模正下方的静电电容小于0. 001 μ F。
[评价试验1]
在实施例2 49和比较例的多层印制线路板上安装驱动频率3. 6GHz和 FSB1066MHZ的IC芯片，重复同时切换100次，使用脉冲图形发生器/误差检测器 (ADVANTEST公司制造，商品名D3186/3^6)来确认有无误动作。
[评价试验2=HAST试验]
在实施例2 49的多层印制线路板中，在对第1层状电极和第2层状电极之间施 加3.3V电压的同时，投入85°C X85%的环境试验机内共计50小时。其间每隔2小时进行 放电。之后，安装驱动频率3.6GHz*FSB1066MHz的IC芯片，重复同时切换100次，使用前 述脉冲图形发生器/误差检测器来确认有无误动作。
[评价试验3=HAST试验]
对于评价试验2结束后的多层印制线路板，与评价试验2 —样在对第1层状电极 和第2层状电极之间施加3. 3V电压的同时，投入85°C X 85%的环境试验机内共计50小时。 其间每隔2小时进行放电。之后，安装驱动频率3. 6GHz和FSB1066MHZ的IC芯片，重复同 时切换100次，使用前述脉冲图形发生器/误差检测器来确认有无误动作。[评价试验4热循环试验]在实施例2 沈的多层印制线路板中，进行以下热循环试验。热循环试验条件-55°C X 30分钟和125°C X 30分钟100次或500次，之后，安装 驱动频率3. 6GHz和FSB1066MHZ的IC芯片，重复同时切换100次，使用前述脉冲图形发生 器/误差检测器来确认有无误动作。[评价试验5]在评价试验1中，取代驱动频率3. 6GHz和FSB1066MHz的IC芯片，安装驱动频率 5. 7GHz和FSB1066MHZ的IC芯片，进行与评价试验1相同的试验。结果，在模正下方的静电 电容大于等于l.OyF的多层印制线路板中，没有发生误动作。[评价结果]表1示出评价试验1 4的结果。把没有观察到误动作的情况表示为〇，把观察 到误动作的情况表示为X。另外，实施例27 49的模正下方的静电电容和评价试验1 3的相关评价结果虽在表1中未记载，但分别是与实施例2 M相同的结果。表权利要求
1.一种多层印制线路板的制造方法，该制造方法包括 准备芯基板的步骤；制作由金属层、高电介质层和金属层层叠而成的陶瓷制高电介质片的步骤； 隔着层间绝缘层将陶瓷制高电介质片贴附在芯基板上的步骤； 进行高电介质片的图形形成，形成层状电容器部的步骤；以及 将树脂绝缘片帖附在层状电容器部上的步骤。
2.根据权利要求1所述的多层印制线路板的制造方法，其中， 在制作陶瓷制高电介质片的步骤中包括使用印制机，将高电介质材料以薄膜状印制在预定厚度的金属层上，做成未烧制层的 步骤；在印制后，将该未烧制层在真空中或非氧化气氛下进行烧制，做成高电介质层的步骤；以及使用真空蒸镀装置在高电介质层上形成金属层，并在该金属层上形成上部金属层的步马聚ο
3.根据权利要求2所述的多层印制线路板的制造方法，其中，上述高电介质层是通过烧制包含从由钛酸钡(BaTi03)、钛酸锶(SrTi03)、氧化钽 (Ta03、Ta205)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛酸铅铌(PNZT)、锆钛酸铅钙(PCZT) 以及锆钛酸铅锶(PSZT)构成的组中所选择的1种或2种或更多的金属氧化物的原料而制 作的。
4.根据权利要求2所述的多层印制线路板的制造方法，其中， 烧制温度在600 950°C的范围内。
5.根据权利要求2所述的多层印制线路板的制造方法，其中， 将高电介质材料印制成厚度为0. 1 10 μ m的薄膜状。
6.根据权利要求1所述的多层印制线路板的制造方法，其中， 在制作陶瓷制高电介质片的步骤中包括制作溶胶凝胶溶液的步骤；使上述溶胶凝胶溶液通过过滤器而得到过滤液的步骤； 将旋涂有上述过滤液的基板干燥后，进行烧制的步骤； 重复旋涂/干燥/烧制多次，获得高电介质层的步骤；使用真空蒸镀装置在高电介质层上形成金属层，并在该金属层上形成上部金属层的步马聚ο
7.根据权利要求6所述的多层印制线路板的制造方法，其中， 上述金属层是铜、金、钼中的任一种金属构成的。
8.根据权利要求6所述的多层印制线路板的制造方法，其中， 上述上部金属是铜、镍、锡中的任一种金属构成的。
9.根据权利要求6所述的多层印制线路板的制造方法，其中，上述溶胶凝胶溶液的粘度调整成使通过1次旋涂/干燥/烧制所得的膜厚为0. 03 μ m。
10.根据权利要求6所述的多层印制线路板的制造方法，其中，上述高电介质层采用钛酸钡、钛酸锶(SrTiO3)、氧化钽(Ta03、Ta2O5)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛酸铅铌(PNZT)、锆钛酸铅钙(PCZT)以及锆钛酸铅锶(PSZT)中的任意一方。
11.根据权利要求1所述的多层印制线路板的制造方法，其中， 在制作陶瓷制高电介质片的步骤中包括使钛酸钡粉末分散在粘合剂溶液内，将该溶液以薄膜状印制在金属箔上，干燥后做成 未烧制层的步骤；在印制后，对该未烧制层进行烧制，做成高电介质层的步骤；使用真空蒸镀装置在上述高电介质层上形成金属层，并在该金属层上形成上部金属层 的步骤。
12.根据权利要求11所述的多层印制线路板的制造方法，其中，上述粘合剂溶液是相对于钛酸钡粉末的总重量，按照聚乙烯醇5重量份、纯水50重量 份以及作为溶剂系增塑剂的邻苯二甲酸二辛酯或邻苯二甲酸二丁酯1重量份的比例混合 而成的。
13.根据权利要求11所述的多层印制线路板的制造方法，其中， 上述金属层是铜、金、钼中的任一种金属构成的。
14.根据权利要求11所述的多层印制线路板的制造方法，其中， 上述上部金属层是铜、镍、锡中的任一种金属构成的。
15.根据权利要求1所述的多层印制线路板的制造方法，其中，使用真空层压装置将所述高电介质片在温度50 150°C、压力0. 5 1. 5MPa的层压条 件下贴附，之后在150°C的温度下固化3小时。
16.根据权利要求1所述的多层印制线路板的制造方法，其中，在温度50 150°C、压力0. 5 1. 5MPa的层压条件下贴附树脂绝缘片，且在150°C的 温度下固化3小时。
17.根据权利要求1所述的多层印制线路板的制造方法，其中，所述树脂绝缘片是改性环氧系树脂片、聚苯醚系树脂片、聚酰亚胺系树脂片、氰酯系树 脂片或者酰亚胺系树脂片。
18.根据权利要求1所述的多层印制线路板的制造方法，其中， 所述树脂绝缘片的杨氏模量是10 lOOOMPa。
19.根据权利要求1所述的多层印制线路板的制造方法，其中， 所述陶瓷制高电介质片是在贴附前烧制的。
全文摘要
一种多层印制线路板的制造方法，该制造方法包括准备芯基板的步骤；制作由金属层、高电介质层和金属层层叠而成的陶瓷制高电介质片的步骤；隔着层间绝缘层将陶瓷制高电介质片贴附在芯基板上的步骤；进行高电介质片的图形形成，形成层状电容器部的步骤；以及将树脂绝缘片帖附在层状电容器部上的步骤。
文档编号H05K1/16GK102045967SQ20111003115
公开日2011年5月4日 申请日期2004年12月6日 优先权日2003年12月5日
发明者持田晶良, 苅谷隆 申请人:揖斐电株式会社