专利名称：栅极驱动器的制作方法
技术领域：
本发明涉及一种栅极驱动器，特别是涉及一种有源矩阵显示的栅极驱动器。
背景技术：
随着非晶硅技术的发展，将栅极驱动器嵌入到液晶面板中的技术已经得到广 泛研究。使用该种结构，可以节省栅极驱动ic，免去模组连接工序，极大的降低 了液晶显示屏的成本。
图1是现有的栅极驱动装置结构示意图。
栅极驱动器包括多个级联的移位寄存器ST1至STn。第一移位寄存器ST1与起 始脉冲(SP)输入线5相连，其余移位寄存器ST2至STn与前一个移位寄存器的 输出端相连。所有移位寄存器ST1至STn都与四个时钟信号Cl至C4中的三个输 入线相连。各个移位寄存器ST1至STn利用四个时钟信号Cl至C4中的三个时钟 信号使起始脉冲SP移位一个时钟脉冲，然后输出该起始脉冲SP。将分别从移位寄 存器ST1至STn输出的输出信号Vgl至Vgn依次供给相应的栅极线GL1至GLn，同 对供应给下一个移位寄存器作为起始脉冲。
中国专利CN200410091607. 1给出的移位寄存器的详细电路图。请参见图2， 第一移位寄存器包括第一控制部21，用于响应第四时钟信号C4对节点Q进行控 制；第二控制部23，用于响应第三时钟信号C3或起始脉冲SP对节点QB0和QBE 进行控制；和输出部25，用于响应节点Q的电压以及节点QBO和QBE的电压有选 择的输出第一时钟信号C1和低态电压Vss中的一个。
图3是现有的移位寄存器的工作电压波形图。其中电源电压VDD1和VDD2在 奇数帧和偶数帧极性反转，分别控制节点QBO和QBE的电压状态，以控制下拉TFT T10和Tll的工作状态。在奇数帧时，VDD1为高电压，VDD2为低电压，对QB0节 点充入高电压，对QBE节点充入低电压，相应的，下拉TFT T10导通，输出低电 压Vss， Tll关闭；在偶数帧时，则T10关闭，Tll导通，输出低电压Vss。如此 两个下拉TFT交替工作，降低累积应力。
具体工作过程为(1) 奇数帧时
第一时钟周期SP和C4同时变为高态电压，T1和T2导通，节点Q充电至高 态电压。T9导通，将第一时钟信号C1的低态电压，施加给第一移位寄存器的栅极 线GL1。
第二时钟周期SP和C4变为低态电压，并且C1变为高态电压，节点Q悬浮， 由于T9的栅极和源极之间所形成的内部电容Cgs而发生自举现象，从而将节点Q 充电到更高电压，通过T9，将第一时钟信号C1的高态电压，施加给第一移位寄存 器的栅极线GL1。
第三时钟周期Cl变为低态电压，C2变为高态电压，节点Q回落到未自举前 的高态电压，T9导通，将第一时钟信号C1的低态电压，施加给第一移位寄存器的 栅极线GL1。
第四时钟周期C3变为高态电压，T5和T7导通，VDD1为高态电压，VDD2 为低态电压，将VDD1施加到节点QB0，将VDD2施加到节点QBE。因此，栅极与QB0 相连的T3和T10导通，同时栅极与QBE相连的T4和Tll保持关闭。节点Q被充 电至低态电压，并且将低态电压Vss通过导通的T10输出至第一移位寄存器的栅 极线GL1。
(2) 偶数帧时
第一时钟周期SP和C4同时变为高态电压，T1和T2导通，节点Q充电至高 态电压。T9导通，将第一时钟信号C1的低态电压，施加给第一移位寄存器的栅极 线GL1。
第二时钟周期SP和C4变为低态电压，并且C1变为高态电压，节点Q悬浮， 由于T9的栅极和源极之间所形成的内部电容Cgs而发生自举现象，从而将节点Q 充电到更高电压，通过T9，将第一时钟信号C1的高态电压，施加给第一移位寄存 器的栅极线GL1。
第三时钟周期Cl变为低态电压，C2变为高态电压，节点Q回落到未自举前 的高态电压，T9导通，将第一时钟信号C1的低态电压，施加给第一移位寄存器的 栅极线GL1。
第四时钟周期C3变为高态电压，T5和T7导通，VDD1为低态电压，VDD2 为高态电压，将VDD1施加到节点QBO，将VDD2施加到节点QBE。因此，栅极与QBO相连的T3和T10保持关闭，同时栅极与QBE相连的T4和Tll导通。节点Q被充 电至低态电压，并且将低态电压Vss通过导通的T10输出至第一移位寄存器的栅 极线GL1。
综上所述，现有技术从外部引入一对反转的电源电压，分别对节点QBO和QBE 充电，保持两节点的极性相反，从而促使两个下拉TFT T10和Tll交替导通以及 关闭，由此防止累积应力电压，从而防止劣化。但是，现有技术需要两个外接的反 转电源信号VDD1和VDD2，以及两根接入电源信号的配线，相应的需要更多的控制信号 器件以及配线，不利于简化设计，降低成本。
发明内容
本发明所要解决的技术问题是提供一种栅极驱动器，减少输入电源信号和配 线，降低成本。
本发明为解决上述技术问题而采用的技术方案是提供一种栅极驱动器，包括 多个移位寄存器；
每个移位寄存器包括多个时钟输入端子、 一电压端子、 一置位端子和一输出 端子；
所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子 与初始脉冲相连，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相 连，每一行移位寄存器的输出端子与当前行栅极线相连；
每个移位寄存器包括第一控制部，第二控制部和输出部；
所述第一控制部和第一时钟输入端子相连，用于响应于多个时钟信号中的第 一时钟信号对第一节点进行控制；
所述第二控制部和第二时钟输入端子、电压端子、置位端子相连，所述电压 端子和外部电压信号线相连，用于响应于起始信号、外部电压信号和第二时钟信 号对第二和第三节点进行控制；
所述输出部和输出端子相连，用于响应于所述第一、第二和第三节点的电压 有选择地输出第三时钟信号和外部电压信号；
其中，所述第二控制部包括响应于起始信号和第二时钟信号的第二节点控制 部，以及响应于第二时钟信号和外部电压信号的具有反相功能的第三节点控制部，分别控制第二节点和第三节点处的电压，响应于外部电压信号的状态，以转换所 述第二和第三节点处电压状态。
上述的栅极驱动器，所述第一控制部包括与所述起始信号的输入线相连的第 一晶体管T1;与所述第一晶体管T1、所述第一时钟信号的输入线和所述第一节点
Q相连的第二晶体管T2，用于响应于所述第一时钟信号将所述起始信号施加给所 述第一节点；与所述第一节点Q、所述第二节点QBO和所述外部电压信号线相连的 第三晶体管T3，用于将所述直流参考电压信号Vss施加到所述第一节点Q;与所 述第一节点Q、所述第三节点QBE和所述外部电压信号线相连的第四晶体管T4， 用于将所述直流参考电压信号Vss施加到所述第一节点Q。
上述的栅极驱动器，所述第二控制部包括与所述外部电压信号线、所述第二 时钟信号的输入线和所述第二节点QB0相连的第一晶体管T5，用于响应于所述第 二时钟信号在所述第二节点QB0处施加所述外部电压信号VDD;与所述第二节点 QB0、所述起始信号的输入线和所述直流参考电压信号线相连的第二晶体管T6，用 于响应于所述起始信号在所述第二节点处施加所述直流参考电压信号Vss;与所述 第二时钟信号、所述外部电压信号线、所述直流参考电压信号线和所述第三节点 QBE相连的具有反相功能的第三节点控制部，用于响应于所述第二时钟信号和所述 外部电压信号在所述第三节点处有选择的施加所述直流参考电压信号Vss和所述 第二时钟信号。
上述的栅极驱动器，所述第三节点控制部包括与所述外部电压信号线、所述 直流参考电压信号线和所述第三节点QBE相连的第四晶体管T8，用于响应于所述 外部电压信号在所述第三节点处施加所述直流参考电压Vss;与所述第二时钟信号 的输入线、第五晶体管T12和所述第三节点相连的第六晶体管T13，用于响应于所 述第五晶体管T12的高电平输出在所述第三节点处施加所述第二时钟信号；与所 述第二时钟信号的输入线和所述第六晶体管T13相连的第五晶体管T12，用于响应 于所述第二时钟信号在所述第六晶体管T13栅极处施加所述第二时钟信号；与所 述外部电压信号线、所述直流参考电压信号线和所述第六晶体管T13栅极相连的 第三晶体管T7，用于响应于所述外部电压信号在所述第六晶体管T13栅极处施加 所述直流参考电压信号。
上述的栅极驱动器，所述输出部包括连接在所述第一节点和所述第三时钟信号的输入线之间的第一晶体管T9，用于响应于所述第一节点的电压输出所述第三 时钟信号；与所述第一晶体管、所述第二节点和所述外部电压信号线相连的第二 晶体管TIO，用于响应于所述第二节点处的电压输出；与所述第一晶体管、所述第 三节点和所述外部电压信号线相连的第三晶体管Tll，用于响应于所述第三节点处 的电压输出。
本发明对比现有技术有如下的有益效果本发明提供的栅极驱动器，通过第
一组反相器和第二组反相器，对所述外部电压信号进行正反相变换，以在所述第 二和第三节点处进行施加，从而减少了输入电源信号和配线，降低成本和设计难 度。
图1是现有的栅极驱动装置结构示意图。
图2是现有的移位寄存器的电路图。
图3是现有的移位寄存器的工作电压波形图。
图4是本发明的移位寄存器电路图。
图5是本发明的移位寄存器的工作电压波形图。
图中
1、 31:第一时钟信号线
3、 33:第三时钟信号线
35:初始脉冲信号线 37:第二外部电压引线 39:外部电压引线 VDD1:第一外部电压 VDD:外部电压 GL:栅极线
2、 32:第二时钟信号线 4、 34:第四时钟信号线
36:第一外部电压引线 38:直流参考电压引线 VSS:直流参考电压 VDD2:第二外部电压 ST:移位寄存器 SP:起始脉冲信号
具体实施例方式
下面结合附图及典型实施例对本发明作进一步说明。图4是本发明的移位寄存器电路图。
请参见图l和图4，本发明的栅极线驱动装置包括多个移位寄存器；
每个移位寄存器包括和第一时钟信号线32、第二时钟信号线33、第三时钟信 号线34、第四时钟信号线34相连的多个时钟输入端子；和外部电压引线39相连 的电压端子； 一置位端子， 一输出端子；
所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子 与初始脉冲初始脉冲信号线35相连，其余移位寄存器的置位端子与前一行移位寄 存器的输出端子相连，每一行移位寄存器的输出端子与当前行栅极线相连，第一 行移位寄存器的输出端子与栅极线GL1相连；
每个移位寄存器包括第一控制部，第二控制部和输出部；
所述第一控制部和第一时钟输入端子相连，用于响应于时钟信号C4对第一节 点Q进行控制；
所述第二控制部和第二时钟输入端子、电压端子、置位端子相连，所述电压 端子和外部电压信号线39相连，用于响应于起始信号SP、外部电压信号VDD和时 钟信号C3对第二节点QB0和第三节点QBE进行控制；
所述输出部和输出端子相连，用于响应于所述第一、第二和第三节点的电压 有选择地输出时钟信号Cl和外部电压信号VDD;
其中，所述第二控制部包括响应于起始信号SP和时钟信号C2的第二节点控 制部，以及响应于时钟信号C2和外部电压信号VDD的具有反相功能的第三节点控 制部，分别控制第二节点QBO和第三节点QBE处的电压，响应于外部电压信号VDD 的状态，以转换所述第二和第三节点处电压状态。
本发明只需一个外部电压信号VDD对两个节点QB0和QBE进行控制。保持下 拉TFT T10和T11以帧为频率交替工作，即一个导通时，另外一个保持关闭，从 而降低下拉TFT栅极负载时间。
图5是本发明的移位寄存器的工作电压波形图。输入电源电压VDD以帧为单 位在高态和低态电压之间切换，这里优先以一帧切换为例，即奇数帧时，VDD为高 态电压，偶数帧时为低态电压。
具体工作过程如下
第一时钟周期SP和C4同时变为高态电压，T1和T2导通，节点Q充电至高
10态电压。T9导通，将第一时钟信号C1的低态电压，施加给第一移位寄存器的栅极 线GL1。
第二时钟周期SP和C4变为低态电压，并且C1变为高态电压，节点Q悬浮， 由于T9的栅极和源极之间所形成的内部电容Cgs而发生自举现象，从而将节点Q 充电到更高电压，通过T9，将第一时钟信号C1的高态电压，施加给第一移位寄存 器的栅极线GL1。
第三时钟周期Cl变为低态电压，C2变为高态电压，节点Q回落到未自举前 的高态电压，T9导通，将第一时钟信号C1的低态电压，施加给第一移位寄存器的 栅极线GL1。
第四时钟周期C3变为高态电压，T5导通，存在两种情况(1)奇数帧时， VDD为高态电压，VDD通过T5对节点QBO充电至高态电压，同时T3和T10导通， 节点Q被充电至低态电压，并且将低态电压Vss通过导通的T10输出至第一移位 寄存器的栅极线GL1。节点QBE保持低态电压，Tll在这一帧保持关闭。(2)偶 数帧时，VDD为低态电压，VDD通过T5对节点QBO充电至低态电压，T3和T10保 持关闭。T7和T8保持关闭，T12和T13导通，对节点QBE充电至高态电压，T4和 Tll导通，节点Q被充电至低态电压，并且将低态电压Vss通过导通的Tll输出至 第一移位寄存器的栅极线GL1。
由上分析可以发现，移位寄存器可以正常的工作，两个下拉TFT仍可以保持 交替导通和关闭，同样起到了降低累积应力的效果，防止器件劣化。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领 域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此 本发明的保护范围当以权利要求书所界定的为准。
权利要求
1、一种栅极驱动器，包括多个移位寄存器；每个移位寄存器包括多个时钟输入端子、一电压端子、一置位端子和一输出端子；所述多个移位寄存器依次串连在一起，其中，第一行移位寄存器的置位端子与初始脉冲相连，其余移位寄存器的置位端子与前一行移位寄存器的输出端子相连，每一行移位寄存器的输出端子与当前行栅极线相连；每个移位寄存器包括第一控制部，第二控制部和输出部；所述第一控制部和第一时钟输入端子相连，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；所述第二控制部和第二时钟输入端子、电压端子、置位端子相连，所述电压端子和外部电压信号线相连，用于响应于起始信号、外部电压信号和第二时钟信号对第二和第三节点进行控制；所述输出部和输出端子相连，用于响应于所述第一、第二和第三节点的电压有选择地输出第三时钟信号和外部电压信号；其特征在于，所述第二控制部包括响应于起始信号和第二时钟信号的第二节点控制部，以及响应于第二时钟信号和外部电压信号的具有反相功能的第三节点控制部，分别控制第二节点和第三节点处的电压，响应于外部电压信号的状态，以转换所述第二和第三节点处电压状态。
2、 根据权利要求1所述的栅极驱动器，其特征在于，所述第一控制部包括 与所述起始信号的输入线相连的第一晶体管(Tl);与所述第一晶体管(T1)、所述第一时钟信号的输入线和所述第一节点(Q)相连 的第二晶体管(T2)，用于响应于所述第一时钟信号将所述起始信号施加给所述第 一节点；与所述第一节点(Q)、所述第二节点(QBO)和所述外部电压信号线相连的第三 晶体管(T3)，用于将所述直流参考电压信号(Vss)施加到所述第一节点(Q);与所述第一节点(Q)、所述第三节点(QBE)和所述外部电压信号线相连的 第四晶体管(T4)，用于将所述直流参考电压信号(Vss)施加到所述第一节点(Q)。
3、 根据权利要求1所述的栅极驱动器，其特征在于，所述第二控制部包括与所述外部电压信号线、所述第二时钟信号的输入线和所述第二节点QB0相 连的第一晶体管(T5)，用于响应于所述第二时钟信号在所述第二节点(QB0)处 施加所述外部电压信号(VDD);与所述第二节点(QB0)、所述起始信号的输入线和所述直流参考电压信号线 相连的第二晶体管(T6)，用于响应于所述起始信号在所述第二节点处施加所述 直流参考电压信号(Vss);与所述第二时钟信号、所述外部电压信号线、所述直流参考电压信号线和所 述第三节点(QBE)相连的具有反相功能的第三节点控制部，用于响应于所述第二 时钟信号和所述外部电压信号在所述第三节点处有选择的施加所述直流参考电压 信号(Vss)和所述第二时钟信号。
4、 根据权利要求3所述的栅极驱动器，其特征在于，所述第三节点控制部 包括与所述外部电压信号线、所述直流参考电压信号线和所述第三节点(QBE)相 连的第四晶体管(T8)，用于响应于所述外部电压信号在所述第三节点处施加所 述直流参考电压(Vss);与所述第二时钟信号的输入线、第五晶体管(T12)和所述第三节点相连的第 六晶体管(T13)，用于响应于所述第五晶体管的高电平输出在所述第三节点处施加所述第二时钟信号；与所述第二时钟信号的输入线和所述第六晶体管(T13)相连的第五晶体管 (T12)，用于响应于所述第二时钟信号在所述第六晶体管(T13)栅极处施加所 述第二时钟信号；与所述外部电压信号线、所述直流参考电压信号线和所述第六晶体管(T13) 栅极相连的第三晶体管(T7)，用于响应于所述外部电压信号在所述第六晶体管 (T13)栅极处施加所述直流参考电压信号。
5、 根据权利要求l所述的栅极驱动器，其特征在于，所述输出部包括 连接在所述第一节点和所述第三时钟信号的输入线之间的第一晶体管(T9)，用于响应于所述第一节点的电压输出所述第三时钟信号；与所述第一晶体管、所述第二节点和所述外部电压信号线相连的第二晶体管 (T10)，用于响应于所述第二节点处的电压输出；与所述第一晶体管、所述第三节点和所述外部电压信号线相连的第三晶体管 (Til)，用于响应于所述第三节点处的电压输出。
全文摘要
本发明涉及一种栅极驱动器，包括多个级联的移位寄存器；每个移位寄存器包括第一控制部，第二控制部和输出部；所述第一控制部用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；所述第二控制部包括响应于起始信号和第二时钟信号的第二节点控制部，以及响应于第二时钟信号和外部电压信号的具有反相功能的第三节点控制部，分别控制第二节点和第三节点处的电压，响应于第一外部电压信号的状态，以转换所述第二和第三节点处电压状态，所述输出部用于响应于所述第一、第二和第三节点的电压有选择地输出第三时钟信号和直流参考电压信号。本发明提供的栅极驱动器，减少输入电源信号和配线，降低成本。
文档编号G09G3/36GK101625840SQ200910054148
公开日2010年1月13日 申请日期2009年6月30日 优先权日2009年6月30日
发明者黄秋平 申请人:上海广电光电子有限公司