驱动装置的制作方法

专利名称：驱动装置的制作方法
技术领域：
本发明涉及一种驱动装置及其产生驱动讯号的方法，特别是涉及一种能够减少耗 电的驱动装置及其产生驱动讯号的方法。
背景技术：
液晶分子的特性，就是不能一直固定在某一电压下而不变，不然时间久了，即使不 再对液晶分子施加电压，液晶分子也会因为特性被破坏，以致于无法再因应电场的变化来 转动，进而形成不同的灰阶。所以必须以交流的方式来驱动液晶，以避免液晶分子的特性遭 到破坏，例如，一次施予液晶正极性电压，以使液晶正向转动，另一次就施予液晶负极性电 压，以使液晶反向转动。交流驱动的方式分为二种，一种是共同电压(一般称为Vcom)固定不动的驱动方 式，另一种是共同电压变动的驱动方式。图1所示即为共同电压固定不动的驱动方式的示 意图。请参照图1。于图1中显示，此种驱动方式即是以共同电压为中心而使运算放大器 (Operational Amplifier，简称0PAMP)的输出电压分为正、负极性，且每一灰阶数据(例如 00 FF)皆有其正、负极性的对应电压。当运算放大器的输出电压大于共同电压时，称为正 极性输出，而当运算放大器的输出电压小于共同电压时，称为负极性输出。不管运算放大器的输出电压是正极性或负极性，也就是不管是运算放大器的输出 电压较高，或是共同电压的电压较高，只要运算放大器的输出电压和共同电压二者之间的 电压差固定，都会有一组相同亮度的灰阶。虽然此时所表现出来的灰阶是一模一样的，但是 由于液晶分子在正、负极性的转向不同，因此可避免液晶分子转向一直固定在同一方向，而 造成特性的破坏。然而，此种驱动方式有其缺点，例如，假设欲输出一全黑画面(其灰阶数据为00) 至显示面板上，当运算放大器的输出电压为正极性时，若其灰阶数据00小于G1 (G1和G2为 任意灰阶数据)，则运算放大器的输出电压必须达到区间1的电平；而当运算放大器的输出 电压为负极性时，若灰阶数据小于G2，则运算放大器的输出电压必须达到区间4的电平。明 白地说，就是当液晶分子作正、负极性转换时，由于交流驱动的特性，使得运算放大器的输 出电压会有大范围的电压改变。类似地，共同电压变动的驱动方式也会有这样的问题。请参照图2，图2所示即为 共同电压变动的驱动方式的示意图。如图2所示，每一灰阶数据(例如00 FF)仍有其 正、负极性的对应电压。当运算放大器的输出电压大于共同电压时，称为正极性输出，而当 运算放大器的输出电压小于共同电压时，称为负极性输出。不管是运算放大器的输出电压 较高，或是共同电压的电压较高，只要运算放大器的输出电压和共同电压二者之间的电压 差固定，都会有一组相同亮度的灰阶。
6
然而，此种驱动方式在以下四种条件下，运算放大器的输出电压也会有大范围的 改变第一种是，当灰阶数据的变化为同极性，假设为正极性，且在00和FF之间互相转换， 若灰阶数据00小于G1 (Gl、G2、G3和G4为任意灰阶数据)，且灰阶数据FF大于G4，则运算 放大器的输出电压会在区间1和区间4之间互相转换。第二种是，假设灰阶数据的变化在 负极性的灰阶数据00和负极性的灰阶数据FF之间互相转换，若灰阶数据00小于G2，且灰 阶数据FF大于G3，则运算放大器的输出电压会在区间3和区间2之间互相转换。第三种是，当灰阶数据的变化为不同极性，假设灰阶数据为00，且极性在正极性和 负极性之间互相转换，若正极性灰阶数据00小于G1，且负极性灰阶数据00小于G2，则运算 放大器的输出电压会在区间1和区间3之间互相转换。第四种是，假设灰阶数据的变化在 正极性的灰阶数据FF和负极性的灰阶数据FF之间互相转换，若正极性灰阶数据FF大于 G3，且负极性灰阶数据FF大于G4，则运算放大器的输出电压会在区间2和区间4之间互相 转换。如以上所述，当运算放大器的输出电压有大范围的改变，以致于使得运算放大器 输出电压转态的时间较长，进而使电压改变的稳定时间较长，如此一来便会限制了应用的 范围。以转动率(Slew Rate，简称SR，即一电子组件所允许的最大输出电压变化率dV。(t)/ dt)来看，运算放大器的转动率可表示为SR= I/C。，其中I为运算放大器的电流，Cc则为 耦接至运算放大器的补偿电容。若运算放大器的输出电压差为10伏特(V)，如要在5微秒 (us)内完成转换，则转动率SR须为2V/us，但若要在2. 5微秒内完成转换，则转动率SR须 为4V/US，也就是运算放大器的电流须增加1倍或是补偿电容减少一倍。为了缩短运算放大器输出电压转态的稳定时间，如果减少补偿电容，由于运算放 大器输出电压转态的时间跟补偿电容成正比，补偿电容愈小，运算放大器输出电压转态的 时间就愈短，但易造成运算放大器震荡。如果加大运算放大器的电流，由于运算放大器输出 电压转态的时间跟运算放大器的电流成反比，当运算放大器的电流愈大，运算放大器输出 电压转态的时间就愈短，然而一昧地加大运算放大器的电流来加快稳定时间的做法却会增 加耗电，以致于影响了产品的竞争力。

发明内容
本发明的目的是提供一种驱动装置及其产生驱动讯号的方法，其能够减少耗电。本发明的再一目的就是提供一种驱动装置及其产生驱动讯号的方法，其能够动态 改变驱动装置切换输出电压的稳定时间。本发明提出一种驱动装置，其包括一数字模拟转换电路，用以接收一数字数据， 并将该数字数据转换为一模拟讯号；以及一讯号放大电路，耦接至该数字模拟转换电路，用 以接收该模拟讯号而产生一驱动讯号，以及依据该数字数据中至少一位而动态改变该驱动 讯号的驱动能力，其中该讯号放大电路包括一运算放大器，该运算放大器包含一正输入 端，接收该模拟讯号；一负输入端；一控制端，接收该数字数据中至少一位；一输出端，耦接 至该运算放大器的负输入端，且该运算放大器的输出端输出该驱动讯号；一输入级，耦接至 该运算放大器的正输入端与负输入端，用以接收该模拟讯号；以及一增益级，耦接至该输入 级，用以依据该输入级的输出而产生该驱动讯号，并依据该运算放大器的控制端而决定该 驱动讯号的驱动能力。
本发明提出一种驱动装置，其包括一数字模拟转换电路，用以接收一数字数据， 并将该数字数据转换为一模拟讯号；一控制电路，用以依据该数字数据中至少一位而产生 一控制讯号；以及一讯号放大电路，耦接至该数字模拟转换电路与该控制电路，用以接收该 模拟讯号而产生一驱动讯号，以及依据该控制讯号而动态改变该驱动讯号的驱动能力，其 中该讯号放大电路包括一运算放大器，该运算放大器包含一正输入端，接收该模拟讯号； 一负输入端；一控制端，接收该控制讯号；一输出端，耦接至该运算放大器的负输入端，且 该运算放大器的输出端输出该驱动讯号；一输入级，耦接至该运算放大器的正输入端与负 输入端，用以接收该模拟讯号；以及一增益级，耦接至该输入级，用以依据该输入级的输出 而产生该驱动讯号，并依据该运算放大器控制端所接收的该控制讯号而决定该驱动讯号的 驱动能力。依照上述实施例所述的驱动装置，上述的输入级包括第一晶体管、第二晶体管、第 一电流源、第三晶体管、以及第四晶体管。第一晶体管的栅极作为运算放大器的正输入端。 第二晶体管的栅极作为运算放大器的负输入端。第一电流源的第一端耦接至第一晶体管的 第一源/漏极以及第二晶体管的第一源/漏极，而第一电流源的第二端耦接至第一电位。 第三晶体管的第一源/漏极耦接第一晶体管的第二源/漏极与第三晶体管的栅极，第三晶 体管的第二源/漏极耦接第二电位。第四晶体管的第一源/漏极耦接第二晶体管的第二源 /漏极，第四晶体管的栅极耦接第三晶体管的栅极，第四晶体管的第二源/漏极耦接第二电 位，其中第四晶体管第一源/漏极的讯号作为输入级的输出。依照上述再一实施例所述的驱动装置，上述的增益级包括第五晶体管、受控电容、 以及第二电流源。第五晶体管的栅极接收输入级的输出，而第五晶体管的第二源/漏极耦 接第二电位。受控电容的第一端与第二端分别耦接至第五晶体管的栅极与第一源/漏极， 其中受控电容依据运算放大器控制端的讯号而决定所提供的电容量。第二电流源耦接于第 五晶体管的第一源/漏极与第一电位之间。其中第五晶体管第一源/漏极的讯号作为驱动 讯号。依照上述再一实施例所述的驱动装置，上述的受控电容包括第一电容、第二电容、 以及开关。第一电容的第一端与第二端分别作为受控电容的第一端与第二端。第二电容的 第一端耦接至第一电容的第一端。开关的第一端与第二端分别耦接至第二电容的第二端与 第一电容的第二端，用以依据运算放大器控制端的讯号而决定是否导通。依照本发明的又一实施例所述的驱动装置，上述的输入级包括运算放大电路。运 算放大电路的正输入端接收模拟讯号，运算放大电路的负输入端耦接运算放大电路的输出 端，其中运算放大电路所输出的讯号即为输入级的输出。依照上述又一实施例所述的驱动装置，上述的增益级包括增益电路与受控电容。 增益电路的输入端耦接运算放大电路的输出端。受控电容的第一端与第二端分别耦接至增 益电路的输入端与输出端，其中受控电容依据运算放大器控制端的讯号而决定所提供的电容量。依照上述又一实施例所述的驱动装置，上述的受控电容包括第一电容、第二电容、 以及开关。第一电容的第一端与第二端分别作为受控电容的第一端与第二端。第二电容的 第一端耦接至第一电容的第一端。开关的第一端与第二端分别耦接至第二电容的第二端与 第一电容的第二端，用以依据运算放大器控制端的讯号而决定是否导通。
依照本发明的一实施例所述的驱动装置，其还包括锁存电路，用于锁存并提供数 字数据。依照本发明的一实施例所述的驱动装置，其中控制讯号包括由控制电路产生。此 控制电路包括计数电路和与门。计数电路用以接收并计数时钟讯号，当计数达到默认值时 输出计数结果。与门用以接收计数结果与数字数据中至少一位，据以产生控制讯号。依照本发明的另一实施例所述的驱动装置，其中控制讯号包括由控制电路产生。 此控制电路包括延迟电路与异或门。延迟电路用以接收数字数据中至少一位并延迟的。异 或门耦接至延迟电路，用以接收数字数据中至少一位与延迟电路的输出，据以产生控制讯 号。依照本发明的再一实施例所述的驱动装置，其中控制讯号包括由控制电路产生。 此控制电路包括比较电路与转换电路。比较电路用以接收并比较参考值与驱动讯号。转换 电路耦接至比较电路，用以依据比较电路的比较结果将所接收的数字数据中至少一位转换 为控制讯号。本发明依据数字数据来判别运算放大器的输出电压的改变范围，当改变范围超过 额定值时，便依据数字数据中至少一位而动态改变运算放大器的转动率，提供不同的供应 电流(真正需要电流才提供电流)，进而动态改变运算放大器所输出的驱动讯号的驱动能 力，达到省电的目的。而改变运算放大器的转动率的方式包括控制运算放大器的电流大小， 或是改变运算放大器的补偿电容大小，亦或同时改变上述二者。因此本发明可随着输出电 压的改变范围而动态调整驱动讯号的驱动能力，藉以在缩短运算放大器转换输出电压的稳 定时间和运算放大器的耗电之间求取一个最佳的平衡点。为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并结合附图式详细说明如下。


图1为共同电压固定不动的驱动方式的示意图。图2为共同电压变动的驱动方式的示意图。图3为依照本发明一实施例的驱动装置的方块图。图4为依照本发明一实施例的产生驱动讯号方法的流程图。图5为依照本发明一实施例的运算放大器的电路图。图5A为以操作放大器的输出电压与灰阶数据二者的关系来解释本发明的说明 图。图6、图7、图8为依照本发明另一实施例的运算放大器的电路图。图8A是依照本发明说明另一种输入级的实施范例。图8B是依照本发明说明另一种增益级的实施范例。图9为依照本发明再一实施例的运算放大器的电路图。图10为依照本发明另一实施例的驱动装置的方块图。图11为控制讯号与最高有效位的时序图。图12为依照本发明一实施例的控制电路的电路图。图13为依照本发明另一实施例的控制电路的电路图。
9
图14为依照本发明再一实施例的控制电路的电路图。
附图符号说明
310 锁存电路
320 数字模拟转换电路
330 讯号放大电路
410,420 步骤
500,800 运算放大器
501、502、801、901 控制端
510、530、810、910 输入级
511、512、531、532、811 814,816 819、821、827 晶
513、533 受控电流源
514、515、534、535、815、822、831、833 电流源
516、536、826、832、925 开关
550、820,920 增益级
823、922 受控电容
824、825、828、829、923、924 电容
911 运算放大电路
921 增益电路
1010控制电路
1210计数电路
1220与门
1310延迟电路
1320异或门
1410比较电路
1420转换电路
CLK 时钟讯号
GND 接地电压
IN 数字数据
RV 参考值
VDD 电源电压
VIN 模拟讯号
V0UT驱动讯号
具体实施例方式为了说明的方便，以下各实施例所述的驱动装置皆为源极驱动装置，用以驱动液 晶面板，然并非用以限定本发明的用途。图3为依照本发明一实施例的驱动装置的方块图。图4为依照本发明一实施例的 驱动方法的流程图。请依照说明的需要而参照图3与图4。图3中包含锁存电路310、数字 模拟转换电路320、以及讯号放大电路330。锁存电路310接收数字数据IN，并于锁存数字
10数据IN后输出的(如图4的步骤410)。数字模拟转换电路320接收由锁存电路310所输 出的数字数据IN，并将数字数据IN转换为模拟讯号VIN(如图4的步骤420)。讯号放大电 路330接收模拟讯号VIN，并依据数字数据中至少一位而动态决定一驱动能力(如图4的步 骤430)，接着再依据模拟讯号VIN与所决定的驱动能力而产生驱动讯号V0UT(如图4的步 骤 440)。图3中的讯号放大电路330包括以运算放大器来实施，如图5所示。图5为依照本 发明一实施例的运算放大器的电路图。请参照图5。运算放大器包含正输入端、负输入端、 控制端(如501与502所示)与输出端。其中运算放大器的正输入端接收模拟讯号VIN，运 算放大器的负输入端耦接至运算放大器的输出端，运算放大器的控制端501与502接收数 字数据IN中至少一位，而运算放大器的输出端输出驱动讯号V0UT。于前述文章中提过，藉由控制运算放大器的电流大小，或是改变运算放大器的补 偿电容大小，便可以改变运算放大器转换输出电压的稳定时间，进而改变运算放大器所输 出的驱动讯号的驱动能力。图5即是藉由控制运算放大器的电流大小，进而改变运算放大 器所输出驱动讯号的驱动能力的典型。请继续参照图5。图5所示运算放大器500包括第一输入级510、第二输入级530、以及增益级550。 其中输入级510包括晶体管511、512、以及受控电流源513。在此实施例中，晶体管511 与512采用P型金属氧化物半导体场效应晶体管(P-type Metal Oxide Semiconductor transistor)来实现。晶体管511的栅极与晶体管512的栅极可以分别作为运算放大器500 的正、负输入端。受控电流源513的第一端耦接至晶体管511与512的源极，而受控电流源513的 第二端耦接至电源电压VDD(即第一电位)，且受控电流源513依据运算放大器控制端501 的讯号而决定所提供的电流量。受控电流源513包括电流源514、515、以及开关516。电流 源514的第一端(例如电流汲入端)作为受控电流源513的第一端，电流源514的第二端 (例如电流供应端)作为受控电流源513的第二端。电流源515的第一端耦接至电流源514 的第一端。开关516的第一端耦接至电流源515的第二端，而开关516的第二端耦接至电 流源514的第二端，此开关516用以依据运算放大器控制端501的讯号而决定开关516的 启闭状态。输入级530包括晶体管531、532、以及受控电流源533。在此实施例中，晶体管 531与532采用N型金属氧化物半导体场效应晶体管(N-type MetalOxide Semiconductor transistor)来实现。晶体管531的栅极耦接至晶体管511的栅极。晶体管532的栅极耦 接至晶体管512的栅极。受控电流源533的第一端耦接至晶体管531与532的源极，而受控电流源533的 第二端耦接至接地电压GND(即第二电位)，其中该第二受控电流源依据该运算放大器控制 端502的讯号而决定所提供的电流量。受控电流源533包括电流源534、535、以及开关536。 电流源534的第一端作为受控电流源533的第一端，电流源534的第二端作为受控电流源 533的第二端。电流源535的第一端耦接至电流源534的第一端。开关536的第一端耦接 至电流源535的第二端，而开关536的第二端耦接至电流源534的第二端，此开关536用以 依据运算放大器控制端502的讯号而决定开关536的启闭状态。增益级550的第一输入端、第二输入端、第三输入端、以及第四输入端分别耦接至晶体管511、512、531、以及532的漏极，此增益级550用以依据其第一输入端、第二输入端、 第三输入端、以及第四输入端而产生驱动讯号V0UT。开关516与536的操控方式简述如下当以数字数据IN中的一位(即N = 1)作为 图5的控制端501与502的输入，且此位为数字数据IN中的最高有效位(Most Significant Bit，简称MSB)时，若此位呈现第一状态(例如逻辑0)时，则使开关516与536呈现短路， 以使电流源514、515、534、以及535同时供应电流，提高转动率，加快运算放大器输出电压 的稳定时间。反之，若此位呈现第二状态(例如逻辑1)时，则使开关516与536呈现开路， 如此便只有电流源514与534可以供应电流，而电流源515与535则不供应，回复原本的转 动率。如此一来，根据此位的状态，提供不同的供应电流，真正需要电流才提供电流，达到省 电的目的。图5A为以操作放大器的输出电压与灰阶数据二者的关系来解释本发明的说明 图。且为了说明的方便，此图以共同电压固定不动的驱动方式来举例，然并非用以限定本 发明。请参照图5A。具体来说，若数字数据IN(即灰阶数据)为6个位，且假设区间1和 区间4对应到灰阶数据为000000 011111的范围，而区间2和区间3对应到灰阶数据为 100000 111111的范围。若数字数据IN在000000 011111之间，则当运算放大器的输 出电压为正极性时，输出电压会落在区间1内，而当运算放大器的输出电压为负极性时，输 出电压则会落在区间4内。藉由以上的设计规划，当输出电压落在区间1或区间4内，此时 数字数据IN的最高有效位为0，而当输出电压落在区间2或区间3内，则此时数字数据IN 的最高有效位为1。因此，可以利用数字数据IN的最高有效位来设计图5的开关516与536的启闭状 态。请依照说明的需要而参照图5与图5A。当数字数据IN在000000 011111之间，最高 有效位为0，此时由于运算放大器的输出电压会落在区间1或区间4，导致输出电压的变化 较大，所以电压转态的稳定时间较长，故此时可以使图5的开关516与536短路，使得电流 源514、515、534、以及535共同供应电流，以提高运算放大器的转动率，缩短电压转态的稳 定时间。反之，当数字数据IN在100000 111111之间，最高有效位为1，此时由于运算放 大器的输出电压会落在区间2或区间3，导致输出电压的变化较小，所以电压转态的稳定时 间较短，故此时可以使图5的开关516与536开路，使得只有电流源514与534供应电流， 以节省耗电。然而，本领域的技术人员应当知道，若单独以输入级510与增益级550构成运算放 大器，如图6所示，或者单独以输入级530与增益级550构成运算放大器，如图7所示，皆可 实施本发明。其中图6与图7皆为依照本发明另一实施例的运算放大器的电路图。在说明完利用控制运算放大器的电流大小，进而改变驱动讯号的驱动能力的例子 的后，以下将列举二个利用改变运算放大器的补偿电容大小，进而改变驱动讯号的驱动能 力的例子。并同样以图3中的讯号放大电路330来举例。图3中的讯号放大电路330包括以运算放大器来实施，如图8所示。图8为依照 本发明另一实施例的运算放大器的电路图。请参照图8。此运算放大器800包含正输入端、 负输入端、控制端(如801所示)与输出端。其中运算放大器800的正输入端接收模拟讯 号VIN，运算放大器800的负输入端耦接至运算放大器的输出端，运算放大器800的控制端801接收数字数据IN中至少一位，而运算放大器800的输出端输出驱动讯号V0UT。图8所示的运算放大器800包括输入级810与增益级820。输入级810耦接至运 算放大器800的正输入端与负输入端，用以接收模拟讯号VIN。增益级820耦接至输入级 810，用以依据输入级810的输出而产生驱动讯号V0UT，并依据运算放大器控制端801所接 收的讯号而决定驱动讯号V0UT的驱动能力。输入级810包括晶体管811、812、813、814、以及电流源815。在此实施例中，晶体 管811与812以P型金属氧化物半导体场效应晶体管来实施，而晶体管813与814则以N 型金属氧化物半导体场效应晶体管来实施。晶体管811的栅极作为运算放大器的负输入端。晶体管812的栅极作为运算放大 器的正输入端。电流源815的第一端耦接至晶体管811与812的源极，而电流源815的第 二端耦接至电源电压VDD (即第一电位)。晶体管813的漏极耦接晶体管811的漏极与晶体 管813的栅极，而晶体管813的源极耦接接地电压GND(即第二电位)。晶体管814的漏极 耦接晶体管812的漏极，晶体管814的栅极耦接晶体管813的栅极，而晶体管814的源极亦 耦接接地电压GND，其中晶体管814的漏极的讯号作为输入级810的输出。增益级820包括晶体管821、电流源822、以及受控电容823。此实施例的晶体管 821以N型金属氧化物半导体场效应晶体管来实施。晶体管821的栅极接收输入级810的 输出，而晶体管821的源极耦接接地电压GND。电流源822耦接于晶体管821的漏极与电源 电压VDD之间。受控电容823的第一端与第二端分别耦接至晶体管821的栅极与漏极，且 受控电容823依据运算放大器控制端801的讯号而决定所提供的电容量。其中晶体管821 的漏极的讯号作为驱动讯号V0UT。受控电容823包括电容824、825、以及开关826。电容824的第一端与第二端分别 作为受控电容823的第一端与第二端。电容825的第一端耦接至电容824的第一端。开关826的第一端与第二端分别耦接至电容825的第二端与电容824的第二端， 用以依据运算放大器控制端801的讯号而决定是否导通。图8所示开关826的操控方式与图5所示开关516或536的操控方式一样，故在此 不再赘述。然而必须注意的是，由于此运算放大器的转动率SR可表示为=1/((^+(2)，其中 I为运算放大器的电流，而Ci与C2分别表示为电容824与825，因此若需要提高转动率，以 加快运算放大器输出电压转态的稳定时间，就应该使开关826开路，否则就应该使开关826 短路。本领域的技术人员可以其它方式实施输入级810与增益级820。例如，图8A是依 照本发明说明另一种输入级810的实施范例。请参照图8A，输入级810包括晶体管816、 817、818、819、以及电流源831。在此实施例中，晶体管816与817以P型金属氧化物半导体 场效应晶体管来实施，而晶体管818与819则以N型金属氧化物半导体场效应晶体管来实 施。晶体管819的栅极作为运算放大器的正输入端。晶体管818的栅极作为运算放大 器的负输入端。电流源831的二端各自耦接至晶体管818、819的源极以及第一电位(例如 接地电压GND)。晶体管816的漏极耦接晶体管818的漏极与晶体管816的栅极，而晶体管 816的源极耦接第二电位(例如电源电压VDD)。晶体管817的漏极耦接晶体管819的漏极， 晶体管817的栅极耦接晶体管816的栅极，而晶体管817的源极亦耦接电源电压VDD。其
13中，晶体管817的漏极的讯号作为输入级810的输出。图8B是依照本发明说明另一种增益级820的实施范例。请参照图8B，增益级820 包括晶体管827、电流源833、以及受控电容。受控电容包括电容828、829、以及开关832。此 实施例的晶体管827以P型金属氧化物半导体场效应晶体管来实施。晶体管827的栅极接 收输入级810的输出，而晶体管827的源极耦接电源电压VDD。电流源833耦接于晶体管 827的漏极与接地电压GND之间。开关832的第一端与第二端分别耦接至电容828的第二 端与电容829的第二端，用以依据运算放大器控制端801的讯号而决定是否导通。上述图 8A与图8B的操控方式与图8相似，故在此不再赘述。图9为依照本发明再一实施例的运算放大器的电路图。请参照图9。此运算放大 器包含正输入端、负输入端、控制端(如901所示)与输出端。其中运算放大器的正输入端 接收模拟讯号VIN，运算放大器的负输入端耦接至运算放大器的输出端，运算放大器的控制 端901接收数字数据IN中至少一位，而运算放大器的输出端输出驱动讯号V0UT。图9所示的运算放大器同样包括输入级与增益级，分别为910与920所示。输入 级910包括运算放大电路911。运算放大电路911的正输入端接收模拟讯号VIN，运算放大 电路911的负输入端耦接运算放大电路911的输出端，其中运算放大电路911所输出的讯 号即为输入级910的输出。增益级920包括增益电路921与受控电容922。增益电路921的输入端耦接运算 放大电路911的输出端。受控电容922的第一端与第二端分别耦接至增益电路921的输入 端与输出端，其中受控电容922依据运算放大器控制端901的讯号而决定所提供的电容量。受控电容922包括电容923、924、以及开关925。电容923的第一端与第二端分别 作为受控电容922的第一端与第二端。电容924的第一端耦接至电容923的第一端。开关 925的第一端与第二端分别耦接至电容924的第二端与电容923的第二端，用以依据运算放 大器控制端901的讯号而决定是否导通。与图8所述的实施例一样，图9所示开关925的操控方式与图5所示开关516或 536的操控方式也是相同，故在此不再赘述。然而必须注意的是，由于此运算放大器的转动 率SR同样可表示为=1/沁+(2)，其中I为运算放大器的电流，而Q与C2分别表示为电容 923与924，因此若需要提高转动率，以加快运算放大器输出电压转态的稳定时间，就应该 使开关925开路，否则就应该使开关925短路。虽然上述实施例已充分展露了本发明的应用方式，然而在高阶的应用中，使用者 除了可以依据运算放大器控制端所接收的讯号而控制开关的启闭的外，更可以控制开关的 启闭时间，如图10所示。图10为依照本发明另一实施例的驱动装置的方块图。请依照说明的需要而参照 图10与图4。图10所示电路为将图3所示电路多加一个控制电路1010。锁存电路310用 以锁存并提供数字数据IN(如图4的步骤410)。数字模拟转换电路320接收由锁存电路 310所输出的数字数据IN，并将数字数据IN转换为模拟讯号VIN(如图4的步骤420)。控 制电路1010用以依据数字数据IN中至少一位而产生控制讯号CS。讯号放大电路330耦 接至数字模拟转换电路320与控制电路1010，用以接收模拟讯号VIN与控制讯号CS，并依 据控制讯号CS而动态决定一驱动能力(可看作利用数字数据IN中至少一位而动态决定驱 动能力，如图4的步骤430)，接着再依据模拟讯号IN与所决定的驱动能力而产生驱动讯号V0UT(如图4的步骤440)。具体来说，就是利用控制讯号CS去控制图5所示开关516与536，或是去控制图6 所示的开关516，亦或是去控制图7所示的开关536的启闭状态与启闭时间，当然也可用来 控制图8所示开关826，或是图9所示开关925的启闭状态与启闭时间。因此，既可以利用 控制讯号CS来控制运算放大器的电流大小与电流改变的时间，也可以利用控制讯号CS来 控制运算放大器的补偿电容的大小，以及补偿电容值变化的时间。以下以数字数据IN中的一位，例如最高有效位(MSB)，与控制讯号CS 二者的时序 来说明控制讯号CS的动作方式，如图11所示，然图中所描述的时序只是用以稍做说明，并 非用以限定本发明。图11为控制讯号与最高有效位的时序图。请参照图11。图11中显 示，在最高有效位(MSB)呈现高逻辑(即高电位)的时候，控制讯号CS只是致能一短暂的时 间，便回复成原本的状态，因此被控制讯号CS控制的开关也只会短暂地改变启闭的状态。换句话说，不管控制电路1010的内部电路是如何设计，总的较好的设计方式，就 是使控制讯号CS在运算放大器输出电压有大范围的变化时，能控制运算放大器中的开关 的启闭，促使运算放大器的电流或补偿电容的值产生变化，进而提高运算放大器的转动率， 增大驱动能力，然后随即将开关反向操作，以回复成原本的转动率，达到耗能的节省。以下列举控制电路1010的其中三种实施样态，图12即为其中一种。图12为依照 本发明一实施例的控制电路的电路图。请参照图12。此实施例的控制电路1010包括计数 电路1210与与门1220。计数电路1210用以接收并计数时钟讯号CLK。当数字数据IN的 最高有效位(MSB)转态(例如提升至高电位)时，计数电路1210便开始计数时钟讯号CLK。 此时计数电路1210输出的计数结果譬如为1。当计数达到一默认值时，计数电路1210就输 出逻辑「0」的计数结果。与门1220用以接收计数电路1210所输出的计数结果与数字数据 IN中至少一位，据以产生控制讯号CS。图13为依照本发明另一实施例的控制电路的电路图。请参照图13。此实施例的 控制电路1010包括延迟电路1310与异或门1320。延迟电路1310用以接收数字数据IN中 至少一位并延迟的。异或门1320耦接至延迟电路1310，用以接收数字数据IN中至少一位 与延迟电路1310的输出，据以产生控制讯号CS。图14为依照本发明再一实施例的控制电路的电路图。请参照图14与图10。此实 施例的控制电路1010包括比较电路1410与转换电路1420。比较电路1410耦接至讯号放 大电路330的输出端，用以接收并比较一参考值RV与驱动讯号V0UT。其中参考值RV的电 位可以由使用者任意设定，例如设定为驱动讯号V0UT电位的十分之九。转换电路1420耦 接至比较电路1410，用以依据比较电路1410的比较结果将所接收的数字数据IN中至少一 位转换为控制讯号CS。虽然上述各实施例已经对运算放大器以及控制电路中的内部电路提供了多种可 能的实施型态，然而本领域的技术人员应当知道，各厂商对于运算放大器与控制电路的设 计方式皆不一样，因此只要是利用数字数据IN中至少一位而动态改变运算放大器的电流 或是补偿电容的值，进而动态改变驱动讯号的驱动能力，或者是利用数字数据IN中至少一 位而产生控制讯号，并利用控制讯号动态改变运算放大器的电流或是补偿电容的值，进而 动态改变驱动讯号的驱动能力，便符合了本发明的精神所在。综上所述，本发明依据数字数据来判别运算放大器的输出电压的改变范围，当改变范围超过额定值时，便依据数字数据中至少一位而动态改变运算放大器的转动率，藉以 动态改变运算放大器转换输出电压的稳定时间，进而动态改变运算放大器所输出的驱动讯 号的驱动能力。而改变运算放大器的转动率的方式包括控制运算放大器的电流大小，或是 改变运算放大器的补偿电容大小，亦或同时改变上述二者。因此本发明可随着输出电压的 改变范围而动态调整驱动讯号的驱动能力，藉以在缩短运算放大器转换输出电压的稳定时 间和运算放大器的耗电之间求取一个最佳的平衡点。 虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术 人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范 围以本发明的权利要求为准。
权利要求
一种驱动装置，包括一数字模拟转换电路，用以接收一数字数据，并将该数字数据转换为一模拟讯号；以及一讯号放大电路，耦接至该数字模拟转换电路，用以接收该模拟讯号而产生一驱动讯号，以及依据该数字数据中至少一位而动态改变该驱动讯号的驱动能力，其中该讯号放大电路包括一运算放大器，该运算放大器包含一正输入端，接收该模拟讯号；一负输入端；一控制端，接收该数字数据中至少一位；一输出端，耦接至该运算放大器的负输入端，且该运算放大器的输出端输出该驱动讯号；一输入级，耦接至该运算放大器的正输入端与负输入端，用以接收该模拟讯号；以及一增益级，耦接至该输入级，用以依据该输入级的输出而产生该驱动讯号，并依据该运算放大器的控制端而决定该驱动讯号的驱动能力。
2.如权利要求1所述的驱动装置，其中该输入级包括 一第一晶体管，其栅极作为该运算放大器的正输入端； 一第二晶体管，其栅极作为该运算放大器的负输入端；一第一电流源，其第一端耦接至该第一晶体管的第一源/漏极以及该第二晶体管的第 一源/漏极，而该第一电流源的第二端耦接至一第一电位；一第三晶体管，该第三晶体管的第一源/漏极耦接该第一晶体管的第二源/漏极与该 第三晶体管的栅极，该第三晶体管的第二源/漏极耦接一第二电位；以及一第四晶体管，该第四晶体管的第一源/漏极耦接该第二晶体管的第二源/漏极，该 第四晶体管的栅极耦接该第三晶体管的栅极，该第四晶体管的第二源/漏极耦接该第二电 位，其中该第四晶体管第一源/漏极的讯号作为该输入级的输出。
3.如权利要求1所述的驱动装置，其中该增益级包括一第五晶体管，其栅极接收该输入级的输出，而该第五晶体管的第二源/漏极耦接该 第二电位；一受控电容，其第一端与第二端分别耦接至该第五晶体管的栅极与第一源/漏极，其 中该受控电容依据该运算放大器控制端的讯号而决定所提供的电容量；以及 一第二电流源，耦接于该第五晶体管的第一源/漏极与该第一电位之间； 其中该第五晶体管第一源/漏极的讯号作为该驱动讯号。
4.如权利要求3所述的驱动装置，其中该受控电容包括一第一电容，其第一端与第二端分别作为该受控电容的第一端与第二端； 一第二电容，其第一端耦接至该第一电容的第一端；以及一开关，其第一端与第二端分别耦接至该第二电容的第二端与该第一电容的第二端， 用以依据该运算放大器控制端的讯号而决定是否导通。
5.如权利要求2所述的驱动装置，其中该第一晶体管与该第二晶体管各为一P型金属 氧化物半导体场效应晶体管，而该第三晶体管、该第四晶体管、以及该第五晶体管各为一 N 型金属氧化物半导体场效应晶体管。
6.如权利要求5所述的驱动装置，其中该第一电位与该第二电位分别为电源电压与接地电压。
7.如权利要求1所述的驱动装置，其中该输入级包括一运算放大电路，其正输入端接收该模拟讯号，其负输入端耦接该运算放大电路的输 出端，其中该运算放大电路所输出的讯号即为该输入级的输出。
8.如权利要求7所述的驱动装置，其中该增益级包括 一增益电路，其输入端耦接该运算放大电路的输出端；以及一受控电容，其第一端与第二端分别耦接至该增益电路的输入端与输出端，其中该受 控电容依据该运算放大器控制端的讯号而决定所提供的电容量。
9.如权利要求8所述的驱动装置，其中该受控电容包括一第一电容，其第一端与第二端分别作为该受控电容的第一端与第二端； 一第二电容，其第一端耦接至该第一电容的第一端；以及一开关，其第一端与第二端分别耦接至该第二电容的第二端与该第一电容的第二端， 用以依据该运算放大器控制端的讯号而决定是否导通。
10.如权利要求1所述的驱动装置，还包括一锁存电路，用于锁存并提供该数字数据。
11.如权利要求10所述的驱动装置，用于驱动一显示面板。
12.如权利要求11所述的驱动装置，其中该显示面板包括液晶显示面板。
13.一种驱动装置，包括一数字模拟转换电路，用以接收一数字数据，并将该数字数据转换为一模拟讯号； 一控制电路，用以依据该数字数据中至少一位而产生一控制讯号；以及 一讯号放大电路，耦接至该数字模拟转换电路与该控制电路，用以接收该模拟讯号而 产生一驱动讯号，以及依据该控制讯号而动态改变该驱动讯号的驱动能力，其中该讯号放 大电路包括一运算放大器，该运算放大器包含 一正输入端，接收该模拟讯号； 一负输入端；一控制端，接收该控制讯号；一输出端，耦接至该运算放大器的负输入端，且该运算放大器的输出端输出该驱动讯号；一输入级，耦接至该运算放大器的正输入端与负输入端，用以接收该模拟讯号；以及 一增益级，耦接至该输入级，用以依据该输入级的输出而产生该驱动讯号，并依据该运 算放大器控制端所接收的该控制讯号而决定该驱动讯号的区动能力。
14.如权利要求13所述的驱动装置，其中该控制电路包括一计数电路，用以接收并计数一时钟讯号，当计数达到一默认值时输出一计数结果；以及一与门，用以接收该计数结果与该数字数据中至少一位，据以产生该控制讯号。
15.如权利要求13所述的驱动装置，其中该控制电路包括 一延迟电路，用以接收该数字数据中至少一位并延迟；以及一异或门，耦接至该延迟电路，用以接收该数字数据中至少一位与该延迟电路的输出， 据以产生该控制讯号。
16.如权利要求13所述的驱动装置，其中该控制电路包括一比较电路，耦接至该讯号放大电路的输出端，用以接收并比较一参考值与该驱动讯 号；以及一转换电路，耦接至该比较电路，用以依据该比较电路的比较结果将所接收的该数字 数据中至少一位转换为该控制讯号。
17.如权利要求16所述的驱动装置，其中该参考值的电位约为该驱动讯号电位的十分 之九。
18.如权利要求13所述的驱动装置，其中该输入级包括 一第一晶体管，其栅极作为该运算放大器的正输入端； 一第二晶体管，其栅极作为该运算放大器的负输入端；一第一电流源，其第一端耦接至该第一晶体管的第一源/漏极以及该第二晶体管的第 一源/漏极，而该第一电流源的第二端耦接至一第一电位；一第三晶体管，该第三晶体管的第一源/漏极耦接该第一晶体管的第二源/漏极与该 第三晶体管的栅极，该第三晶体管的第二源/漏极耦接一第二电位；以及一第四晶体管，该第四晶体管的第一源/漏极耦接该第二晶体管的第二源/漏极，该 第四晶体管的栅极耦接该第三晶体管的栅极，该第四晶体管的第二源/漏极耦接该第二电 位，其中该第四晶体管第一源/漏极的讯号作为该输入级的输出。
19.如权利要求13所述的驱动装置，其中该增益级包括一第五晶体管，其栅极接收该输入级的输出，而该第五晶体管的第二源/漏极耦接该 第二电位；一受控电容，其第一端与第二端分别耦接至该第五晶体管的栅极与第一源/漏极，其 中该受控电容依据该控制讯号而决定所提供的电容量；以及一第二电流源，耦接于该第五晶体管的第一源/漏极与该第一电位之间； 其中该第五晶体管第一源/漏极的讯号作为该驱动讯号。
20.如权利要求19所述的驱动装置，其中该受控电容包括一第一电容，其第一端与第二端分别作为该受控电容的第一端与第二端； 一第二电容，其第一端耦接至该第一电容的第一端；以及一开关，其第一端与第二端分别耦接至该第二电容的第二端与该第一电容的第二端， 用以依据该控制讯号而决定是否导通。
21.如权利要求18所述的驱动装置，其中该第一晶体管与该第二晶体管各为一P型金 属氧化物半导体场效应晶体管，而该第三晶体管、该第四晶体管、以及该第五晶体管各为一 N型金属氧化物半导体场效应晶体管。
22.如权利要求21所述的驱动装置，其中该第一电位与该第二电位分别为电源电压与 接地电压。
23.如权利要求13所述的驱动装置，其中该输入级包括一运算放大电路，其正输入端接收该模拟讯号，其负输入端耦接该运算放大电路的输 出端，其中该运算放大电路所输出的讯号即为该输入级的输出。
24.如权利要求23所述的驱动装置，其中该增益级包括 一增益电路，其输入端耦接该运算放大电路的输出端；以及一受控电容，其第一端与第二端分别耦接至该增益电路的输入端与输出端，其中该受控电容依据该控制讯号而决定所提供的电容量。
25.如权利要求24所述的驱动装置，其中该受控电容包括一第一电容，其第一端与第二端分别作为该受控电容的第一端与第二端； 一第二电容，其第一端耦接至该第一电容的第一端；以及一开关，其第一端与第二端分别耦接至该第二电容的第二端与该第一电容的第二端， 用以依据该控制讯号而决定是否导通。
26.如权利要求13所述的驱动装置，还包括一锁存电路，用于锁存并提供该数字数据。
27.如权利要求26所述的驱动装置，用于驱动一显示面板。
28.如权利要求27所述的驱动装置，其中该显示面板包括液晶显示面板。
全文摘要
一种驱动装置。驱动装置包括数字模拟转换电路与讯号放大电路。数字模拟转换电路用以接收数字数据，并将数字数据转换为模拟讯号。讯号放大电路耦接至数字模拟转换电路，用以接收模拟讯号而产生驱动讯号，以及依据数字数据中至少一位而动态改变驱动讯号的驱动能力。
文档编号G09G3/36GK101853626SQ201010173839
公开日2010年10月6日 申请日期2007年1月12日 优先权日2007年1月12日
发明者宋光峰, 许民杰 申请人:联詠科技股份有限公司