栅极控制单元、栅极控制电路、阵列基板和显示面板的制作方法

栅极控制单元、栅极控制电路、阵列基板和显示面板的制作方法
【专利摘要】本发明公开了一种栅极控制单元、栅极控制电路、阵列基板和显示面板，其中，栅极控制单元包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当栅极驱动子单元驱动一行栅极线后，对栅极驱动子单元进行清零；以及停顿及重启子单元，用于对栅极驱动子单元进行控制，以述栅极驱动子单元停顿和重启。本发明通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；并且应用该栅极控制电路的显示面板，可以在停顿时间内进行触控信号的扫描，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。
【专利说明】栅极控制单元、栅极控制电路、阵列基板和显示面板

【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种栅极控制单元、栅极控制电路、阵列基板和显不面板。

【背景技术】
[0002]近来，随着显示技术的发展，显示面板的应用也越来越广泛。在显示面板工作时，位于显示面板中的栅极控制电路要产生扫描信号，以逐一地驱动阵列基板内的每一条栅极线，使得数据信号能够传输到阵列基板内的每一个像素单元。上述的扫描信号是由栅极控制电路中具有移位寄存功能的棚极控制单兀来广生的。
[0003]图1是现有技术的栅极控制单元的电路图。如图1所示，栅极控制单元包括:第一匪03管的栅极与用于接收触发信号的触发信号输入端321电连接，源极与第一节点？0电连接，漏极与用于接收第一电平信号的第一电平信号输入端7(?电连接；第二匪03管1^2的栅极与用于接收清零信号的清零信号输入端1^321电连接，源极与用于接收第二电平信号的第二电平信号输入端011漏极与第一节点？0电连接；第三匪03管册^3的栅极与第二节点即电连接，源极与用于接收第三电平信号的第三电平信号输入端电连接，漏极与第一节点？0电连接；第四匪03管册^4的栅极与第一节点？0电连接，源极与第三电平信号输入端VI电连接，漏极与第二节点00电连接；第五匪03管丽5的栅极与第一节点？0电连接，源极与用于产生输出信号的输出端⑶爪电连接，漏极与用于接收第一时钟信号的第一时钟信号输入端0(8电连接；第六匪03管丽6的栅极与第二节点00电连接，源极与第三电平信号输入端VI电连接，漏极与输出端⑶爪电连接；第七匪03管册^7的栅极与用于接收第二时钟信号的第二时钟信号输入端(?电连接，源极与第三电平信号电连接，漏极与输出端⑶爪电连接；第一电容011的第一端与第一时钟信号输入端0(8电连接，第二端与第二节点00电连接；第二电容012的第一端与第一节点？0电连接，第二端与输出端60^1电连接。
[0004]图1中的栅极控制单元能够实现移位寄存功能，并能够产生扫描信号以驱动一行栅极线。由该栅极控制单元逐级串联组成的栅极控制电路，可以对阵列基板上的栅极线进行逐行驱动。然而，该栅极控制电路在每一级栅极控制单元产生扫描信号后会继续驱动下一级栅极控制单元工作，此种情况下，当在此类显示面板中增加各种嵌入式的触控系统后(如电容屏或电磁屏等)，触控信号的扫描与显示信号的扫描将同时进行，这可能带来显示系统的不稳定以及触控系统的误报点和线性度较差等缺陷。


【发明内容】

[0005]有鉴于此，本发明实施例提供一种栅极控制单元、栅极控制电路、阵列基板和显示面板，以解决由现有技术中的栅极控制单元组成的栅极控制电路，在应用到带有各种嵌入式的触控系统的显示面板后，触控信号的扫描与显示信号的扫描将同时进行，这可能带来显示系统的不稳定以及触控系统的误报点和线性度较差等缺陷的技术问题。
[0006]本发明实施例提供了一种栅极控制单元，包括:
[0007]栅极驱动子单元，用于驱动一行栅极线；
[0008]第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及
[0009]停顿及重启子单元，用于对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元停顿和重启。
[0010]本发明实施例还提供了一种栅极控制电路，包括级逐级串联的上述栅极控制单元，II为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。
[0011]本发明实施例还提供一种阵列基板，包括上述栅极控制电路。
[0012]本发明实施例还提供一种显示面板，包括上述阵列基板。
[0013]本发明实施例提供的栅极控制单元、栅极控制电路、阵列基板和显示面板，通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；此外，应用该栅极控制电路的阵列基板以及应用该阵列基板的显示面板同样可以在一帧内实现多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。

【专利附图】

【附图说明】
[0014]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0015]图1是现有技术的栅极控制单元的电路图；
[0016]图2是本发明实施例提供的一种栅极控制单元的结构示意图；
[0017]图33是本发明实施例提供的一种栅极控制单元的电路图；
[0018]图36是一种图33中的栅极控制单元的各个信号的时序图；
[0019]图3^是本发明实施例提供的另一种栅极控制单元的电路图；
[0020]图3(1是本发明实施例提供的又一种栅极控制单元的电路图；
[0021]图4是本发明实施例提供的又一种栅极控制单元的电路图；
[0022]图53是本发明实施例提供的一种栅极控制电路的结构示意图；
图56是一种图53中的栅极控制电路在一帧内各个信号的时序图；
图6是本发明实施例提供的一种阵列基板的结构示意图；
[0023]图7是本发明实施例提供的一种显示面板的结构示意图。

【具体实施方式】
[0024]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0025]本发明实施例提供一种栅极控制单元。图2是本发明实施例提供的一种栅极控制单元的结构示意图。如图2所示，所述栅极控制单元包括:栅极驱动子单元11，用于驱动一行栅极线；第一清零子单元12，用于当所述栅极驱动子单元11驱动一行栅极线后，对所述栅极驱动子单元11进行清零；以及停顿及重启子单元13，用于对所述栅极驱动子单元11进行控制，以使所述栅极驱动子单元11停顿和重启。
[0026]需要说明的是，栅极驱动子单元11用于驱动一行栅极线，可以理解为:栅极驱动子单元11产生扫描信号并将该扫描信号提供给一行栅极线以驱动该行栅极线。上述栅极驱动子单元可以采用具有移位寄存功能的电路来实现，例如移位寄存器等。
[0027]通过在栅极控制单元中设置停顿及重启子单元13，在栅极控制单元工作时，可以随时对栅极驱动子单元11进行控制以使其停顿，并可以根据需要设置停顿的位置以及停顿的时间段；然后，再对栅极驱动子单元11进行控制以使其重启，继续执行栅极驱动子单元11的功能。
[0028]基于上述原理，本发明实施例提供的栅极控制单元可以具有多种具体实现方式，接下来就以优选的实施方式进行详细描述。
[0029]图33是本发明实施例提供的一种栅极控制单元的电路图。参见图3^形成栅极控制单元的栅极驱动子单元包括:第一晶体管11、第二晶体管12、第三晶体管13、第四晶体管14、第五晶体管15、第六晶体管16、第七晶体管17、第八晶体管18、第九晶体管19、第一电容01、第二电容02、第一时钟信号输入端0(8、第二时钟信号输入端1、第一触发信号输入端3171、第二触发信号输入端3172、第一电平信号输入端7(^1、第二电平信号输入端和输出端⑶爪；所述第一晶体管11的栅极与所述第一触发信号输入端3171电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点？电连接；所述第二晶体管12的栅极与所述第三晶体管13的漏极电连接，漏极与所述第一节点？电连接，源极与所述第二电平信号输入端VI电连接；所述第三晶体管13的栅极与所述第二触发信号输入端3172电连接，源极与第二节点0电连接，漏极与第二晶体管12的栅极电连接；所述第四晶体管14的栅极与所述第二触发信号输入端3172电连接，漏极与所述第五晶体管15的栅极电连接，源极与所述第一节点？电连接；所述第五晶体管15栅极与第四晶体管14的漏极电连接，漏极与所述第二节点0电连接，源极与所述第二电平信号输入端电连接；所述第六晶体管16的栅极与所述第二触发信号输入端3172电连接，漏极与所述第一节点？电连接，源极与所述第七晶体管17的栅极电连接；所述第七晶体管17的栅极与第六晶体管16的源极电连接，漏极与所述第一时钟信号输入端0(8电连接，源极与所述输出端⑶爪电连接；所述第八晶体管18的栅极与所述第二节点0电连接，漏极与所述输出端⑶爪电连接，源极与所述第二电平信号输入端VI电连接；所述第九晶体管19的栅极与所述第二时钟信号输入端(?电连接，漏极与所述输出端⑶爪电连接，源极与所述第二电平信号输入端VI电连接；所述第一电容的第一端与所述第一节点？电连接，第二端与所述输出端⑶爪电连接；所述第二电容02的第一端与所述第一时钟信号输入端0(8电连接，第二端与所述第二节点0电连接。
[0030]并且，参见图形成栅极控制单元的第一清零子单元包括:第十晶体管110和第一清零信号输入端即321'，其中，所述第十晶体管110的栅极与所述第一清零信号输入端^821电连接，漏极与所述栅极驱动子单元中的所述第一节点？电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；以及形成栅极控制单元的停顿及重启子单元包括:第^^一晶体管111和第三触发信号输入端3173，其中，所述第^^一晶体管111的栅极与所述第三触发信号输入端3173电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端VI电连接，源极与所述栅极驱动子单元中的所述第七晶体管17的栅极电连接。
[0031]如图％所示，第一晶体管11到第^^一晶体管111均为匪03管。此外，也可以均采用？顯3管，相应的工作原理可以参考匪03管的情况，在工作时只需把匪03管情况的各信号的高低电平进行互换即可，在此处不再赘述。例如，在图％中，第一触发信号为高电平时第一晶体管11导通；当第一晶体管11为？103管时，要使第一晶体管11导通，第一触发信号应为低电平。
[0032]进一步地，所述第一晶体管11至第十一晶体管111可以均为非晶硅薄膜晶体管、氧化铟镓锌(111(1111111 6&11111111 21110 0x1(16，简称1620)薄膜晶体管和低温多晶娃([0界丁6,61? ？017-8111(3011，简称[11?)薄膜晶体管中的一种。其中，当上述的每个晶体管为低温多晶硅薄膜晶体管时，优选为每个晶体管由两个低温多晶管薄膜晶体管构成，其中，两个低温晶体管薄膜晶体管中的第一低温多晶硅薄膜晶体管的源极作为所构成的晶体管的源极，第一低温多晶硅薄膜晶体管的漏极与第二低温多晶硅薄膜晶体管的源极电连接，第二低温多晶硅薄膜晶体管的漏极作为所构成的晶体管的漏极，两个低温多晶硅薄膜晶体管的栅极电连接到一起作为所构成的晶体管的栅极。当本发明实施例的晶体管采用低温多晶硅薄膜晶体管并通过上述方式来构成时，可以使所构成的晶体管防止漏电和阈值漂移。
[0033]进一步地，所述第一电平信号输入端用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；所述第一时钟信号输入端0(8用于接收第一时钟信号，所述第二时钟信号输入端(?用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；所述第一触发信号输入端5171用于接收第一触发信号，所述第二触发信号输入端3172用于接收第二触发信号，第三触发信号输入端3173用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；所述第一清零信号输入端即3价用于接收第一清零信号，所述第一清零信号为脉冲信号。
[0034]需要说明的是，在图％中，第一时钟信号、第二时钟信号、第一触发信号、第二触发信号和第三触发信号的高电平的电平值可以为大于等于〖V，低电平的电平值可以为-157到-烈；此外，第一电平信号为高电平信号，电平值可以为大于等于〖V，第二电平信号为低电平信号，电平值可以为-157到】；除此之外，也可以根据晶体管的设计类型和实际需要对上述各个信号的电平值进行设定。
[0035]图36是一种图33中的栅极控制单元的各个信号的时序图。如图36所示，88X71代表第一触发信号，33172代表第二触发信号，33173代表第三触发信号，30(8代表第一时钟信号，3(?代表第二时钟信号，代表第一电平信号，代表第二电平信号，860^1代表输出的扫描信号。接下来结合图36，对图33中的栅极控制单元的工作原理做进一步地说明。
[0036]参见图33和图36，栅极控制单元的工作状态可以包括:
[0037]充电阶段II，高电平的第一触发信号33171控制所述第一晶体管11导通，高电平的第二触发信号33172控制所述第六晶体管16导通，低电平的第三触发信号33173控制所述第十一晶体管111截止，低电平的第二时钟信号3(?控制所述第九晶体管19截止，高电平的第一电平信号通过第一节点？和所述第六晶体管16施加到第七晶体管17的栅极并控制所述第七晶体管17导通，与所述充电阶段的第一触发信号反相的第一时钟信号30(8(此阶段第一时钟信号30(8为低电平信号)经所述第七晶体管17施加到所述输出端60爪，作为此阶段的扫描信号％0爪输出，同时所述第一电平信号37(?对所述第一节点？进行充电。
[0038]扫描信号产生阶段12，低电平的第一触发信号33171控制所述第一晶体管11截止，高电平的第二触发信号33172控制所述第六晶体管16导通，低电平的第三触发信号88X73控制所述第十一晶体管111截止，低电平的第二时钟信号控制所述第九晶体管19截止，所述第一节点？的电位经所述第六晶体管16施加到所述第七晶体管17的栅极并控制所述第七晶体管17导通，与所述充电阶段II的第一触发信号33171同相的第一时钟信号30(8(在此阶段第一时钟信号30(8为高电平信号)经第七晶体管17施加到输出端60^1，作为此阶段的输出信号犯I，该输出信号％0爪为用于驱动一行栅极线的扫描信号。
[0039]需要说明的是，在图33所示的栅极控制单元中，第一触发信号33171为高电平信号时，对栅极控制单元具有驱动作用，因此，当输出信号…(犯!'为高电平信号时，为用于驱动一行栅极线的扫描信号。并且，通过充电阶段II和扫描信号产生阶段!'2，栅极控制单元实现了移位寄存的功能。
[0040]在扫描信号产生阶段12后，还可以包括清零阶段，该阶段具体为:高电平的第一清零信号使第十晶体管110导通，低电平的第二电平信号通过第十晶体管110施加到第一节点？，使第一节点？由扫描信号产生阶段12时的高电平变成低电平，这样当没有扫描信号产生时(输出信号犯I为低电平信号)可以防止第一时钟信号30(8变化对输出信号％0爪的影响。
[0041]停顿阶段13，低电平的第二触发信号33172控制所述第六晶体管16截止，高电平的第三触发信号33173控制所述第十一晶体管111导通，所述栅极控制单元停止扫描信号的产生。
[0042]具体地，在停顿阶段13，由于第十一晶体管111导通，低电平的第二电平信号通过第十一晶体管111施加到第七晶体管17的栅极，又由于第六晶体管16截止，所以在此阶段第七晶体管17的栅极始终被施加低电平，第七晶体管17截止，第一时钟信号30(8不能传输到输出端⑶口I，输出信号研为低电平信号，因此，在此阶段，栅极控制单元停止扫描信号的产生。
[0043]需要说明的是，在图36中，位于扫描信号产生阶段12和停顿阶段13之间的时间段，可以一直没有扫描信号产生(在此时间段中，第一触发信号33171—直保持低电平)，也可以包含充电阶段I1、扫描信号产生阶段12和没有扫描信号产生的阶段，但是，在此阶段不包括停顿阶段丁3。
[0044]重启阶段，高电平的第二触发信号33172控制所述第六晶体管16导通，低电平的第三触发信号33173控制所述第十一晶体管111截止，所述栅极控制单元重启产生扫描信号。
[0045]需要说明的是，重启阶段与停顿阶段13相对应，在每一次停顿阶段13之后，都可以看成是一次重启阶段。在该阶段，第二触发信号33172为高电平信号，第三触发信号33173为低电平信号，相应地，第六晶体管16导通，第十一晶体管111截止，栅极控制单元可以执行上述的充电阶段II和扫描信号产生阶段丁2。
[0046]在图33的基础上，进一步地，参见图30，所述第五晶体管15的栅极与所述第七晶体管17的栅极电连接。通过将第五晶体管15的栅极和第七晶体管17的栅极电连接，可以使第五晶体管15的栅极和第七晶体管17的栅极的电位保持稳定，从而使输出信号3⑶爪比较稳定，在此种情况下，栅极控制单元的工作状态可以参见图36以及前述内容，在此处不再赘述。
[0047]在图33的基础上，进一步地，参见图3(1，栅极控制单元还包括:第二清零子单元，所述第二清零子单元包括第十二晶体管112、第十三晶体管肌3和第二清零信号输入端^82X1 ；所述第十二晶体管112的栅极与所述第二清零信号输入端即3211电连接，漏极与所述栅极驱动子单元中的第一节点？电连接，源极与所述栅极驱动子单元中的第二电平信号输入端％1电连接；所述第十三晶体管113的栅极与所述第二清零信号输入端即3211电连接，漏极与所述栅极驱动子单元的输出端⑶爪电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接。通过在栅极控制单元中设置第二清零子单元，可以在栅极控制单元开机时，对第一节点？和输出端⑶口I进行清零，从而可以保证输出端⑶口I的输出信号％0口1的准确度和精确度，在此种情况下，栅极控制单元的工作状态可以参见图36以及前述内容，在此处不再赘述。
[0048]在图3(1中，第一晶体管11到第十三晶体管113均为匪03管。除此之外，第一晶体管11到第十三晶体管肌3也可以均采用？103管，以及第一晶体管11至第十三晶体管113可以均为非晶硅薄膜晶体管、氧化铟镓锌薄膜晶体管和低温多晶硅薄膜晶体管中的一种。
[0049]需要说明的是，对于图3(3中的栅极控制单元，也可以增设包括第十二晶体管112、第十三晶体管肌3和第二清零信号输入端即见!！的第二清零子单元，具体请参考图3(1及其相关的描述，在此不再赘述。
[0050]除了上述的栅极控制单元外，本发明实施例的栅极控制单元还可以有其他的形式。参见图4，形成栅极控制单元的栅极驱动子单元可以包括:第一晶体管11、第二晶体管12、第三晶体管13、第四晶体管14、第五晶体管15、第六晶体管16、第七晶体管17、第八晶体管18、第九晶体管19、第十晶体管110、第^^一晶体管111、第十二晶体管112、第十三晶体管113、第一电容01、第一时钟信号输入端0(8、第二时钟信号输入端1、第一触发信号输入端3171、第二触发信号输入端3172、第一电平信号输入端7(^1、第二电平信号输入端和输出端⑶爪；所述第一晶体管11的栅极与第一触发信号输入端3171电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点？电连接；所述第二晶体管12的栅极和漏极与所述第一时钟信号输入端0(8电连接，源极与所述第三晶体管13的漏极电连接；所述第三晶体管13的栅极与所述第一节点？电连接，源极与所述第二电平信号输入端VI电连接，漏极与第二晶体管12的源极电连接；所述第四晶体管14的栅极与所述第二触发信号输入端3172电连接，漏极与所述第一节点？电连接，源极与所述第七晶体管17的栅极电连接；所述第五晶体管15的栅极与所述第二晶体管12的源极电连接，漏极与所述第一时钟信号输入端0(8电连接，源极与第二节点0电连接；所述第六晶体管16的栅极与所述第二触发信号输入端3172电连接，漏极与所述第二节点0电连接，源极与所述第九晶体管19的栅极电连接，漏极与所述第二节点0电连接；所述第七晶体管17的栅极与第四晶体管14的源极电连接，漏极与所述第二节点0电连接，源极与所述第二电平信号输入端电连接；所述第八晶体管18的栅极与所述第二节点0电连接，漏极与所述第一节点？电连接，源极与所述第二电平信号输入端VI电连接；所述第九晶体管19的栅极与所述第六晶体管的源极电连接，漏极与所述输出端⑶爪电连接，源极与所述第二电平信号输入端VI电连接；所述第十晶体管110的栅极与所述第二触发信号输入端3172电连接，漏极与所述第十一晶体管111的栅极电连接，源极与所述第一节点？电连接；所述第十一晶体管111的栅极与所述第十晶体管110的漏极电连接，漏极与所述第一时钟信号输入端0(8电连接，源极与所述输出端⑶爪电连接；所述第十二晶体管112的栅极与所述第一触发信号输入端3171电连接，漏极与所述第二电平信号输入端VI电连接，源极与所述输出端⑶爪电连接；所述第十三晶体管113的栅极与所述第二时钟信号输入端(?电连接，漏极与所述第二电平信号输入端电连接，源极与所述输出端⑶爪电连接；所述第一电容的第一端与所述第一节点？电连接，第二端与所述输出端⑶爪电连接。
[0051]并且，参见图4，形成栅极控制单元的第一清零子单元包括:第十四晶体管114、第十五晶体管115和第一清零信号输入端即321，其中，所述第十四晶体管114的栅极与所述第一清零信号输入端即321电连接，漏极与所述栅极驱动子单元中的第一节点？电连接，源极与所述栅极驱动子单元中的第二电平信号输入端％1电连接；所述第十五晶体管115的栅极与所述第一清零信号输入端即321电连接，漏极与所述栅极驱动子单元的输出端⑶爪电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；以及形成栅极控制单元的停顿及重启子单元包括:第十六晶体管116和第三触发信号输入端3173，其中，所述第十六晶体管116的栅极与所述第三触发信号输入端3173电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端电连接，源极与所述栅极驱动子单元中的第十一晶体管111的栅极电连接。
[0052]如图4所示，第一晶体管11到第十六晶体管116均为匪03管。此外，也可以均采用？顯3管，相应的工作原理可以参考匪03管的情况，在工作时只需把匪03管情况的各信号的高低电平进行互换即可。
[0053]进一步地，所述第一晶体管11至第十六晶体管116可以均为非晶硅薄膜晶体管、氧化铟镓锌薄膜晶体管和低温多晶硅薄膜晶体管中的一种。其中，当上述的每个晶体管为低温多晶硅薄膜晶体管时，优选为每个晶体管由两个低温多晶管薄膜晶体管构成，其中，两个低温晶体管薄膜晶体管中的第一低温多晶硅薄膜晶体管的源极作为所构成的晶体管的源极，第一低温多晶硅薄膜晶体管的漏极与第二低温多晶硅薄膜晶体管的源极电连接，第二低温多晶硅薄膜晶体管的漏极作为所构成的晶体管的漏极，两个低温多晶硅薄膜晶体管的栅极电连接到一起作为所构成的晶体管的栅极。当本发明实施例的晶体管采用低温多晶硅薄膜晶体管并通过上述方式来构成时，可以使所构成的晶体管防止漏电和阈值漂移。
[0054]进一步地，所述第一电平信号输入端7(?用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；所述第一时钟信号输入端0(8用于接收第一时钟信号，所述第二时钟信号输入端(?用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；所述第一触发信号输入端5171用于接收第一触发信号，所述第二触发信号输入端3172用于接收第二触发信号，第三触发信号输入端3173用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；所述第一清零信号输入端即3价用于接收第一清零信号，所述第一清零信号为脉冲信号。
[0055]需要说明的是，在图4中，第一时钟信号、第二时钟信号、第一触发信号、第二触发信号和第三触发信号的高电平的电平值可以为大于等于〖V，低电平的电平值可以为-15乂到-烈；此外，第一电平信号为高电平信号，电平值可以为大于等于〖V，第二电平信号为低电平信号，电平值可以为；除此之外，也可以根据晶体管的设计类型和实际需要对上述各个信号的电平值进行设定。
[0056]图4中的各信号的施加情况可以与图33中的各信号的施加情况相同，因此图36可以作为图4中的栅极控制单元的各信号的时序图。接下来结合图31对图4中的栅极控制单元的工作原理做进一步地说明。
[0057]参见图4和图36，栅极控制单元的工作状态可以包括:
[0058]充电阶段II，高电平的第一触发信号33171控制所述第一晶体管11导通，高电平的第二触发信号33172控制所述第十晶体管肌0导通，低电平的第三触发信号33173控制所述第十六晶体管肌6截止，低电平的第二时钟信号3(?控制所述第十三晶体管肌3截止，高电平的第一电平信号通过第一节点？和所述第十晶体管110施加到第十一晶体管111的栅极并控制所述第十一晶体管111导通，与所述充电阶段II的第一触发信号反相的第一时钟信号30(8 (第一时钟信号30(8在此阶段为低电平信号)经所述第十一晶体管111施加到所述输出端⑶口I，作为此阶段的输出信号口I，同时所述第一电平信号37(?对所述第一节点？进行充电。
[0059]扫描信号产生阶段12，低电平的第一触发信号33171控制所述第一晶体管11截止，高电平的第二触发信号33172控制所述第十晶体管肌0导通，低电平的第三触发信号33173控制所述第十六晶体管116截止，低电平的第二时钟信号3(?控制所述第十三晶体管肌3截止，所述第一节点？的电位经所述第十晶体管110施加到所述第十一晶体管111的栅极并控制所述第十一晶体管111导通，与所述充电阶段II的第一触发信号33171同相的第一时钟信号30(8 (第一时钟信号30(8在此阶段为高电平信号)经第九晶体管19施加到输出端⑶爪，作为此阶段的输出信号口I，该输出信号口I为用于驱动一行栅极线的扫描信号。
[0060]停顿阶段13，低电平的第二触发信号33172控制所述第十晶体管110截止，高电平的第三触发信号33173控制所述第十六晶体管肌6导通，所述栅极控制单元停止扫描信号的产生。
[0061]重启阶段，高电平的第二触发信号33172控制所述第十晶体管110导通，低电平的第三触发信号33173控制所述第十六晶体管肌6截止，所述栅极控制单元重启扫描信号的产生。
[0062]关于图4中的栅极控制单元工作的各个阶段的详细描述，请参考图33中的栅极控制单元工作的各个阶段及其对应的前述相关描述，在此不再赘述。
[0063]本发明实施例还提供一种栅极控制电路，所述栅极控制电路包括II级逐级串联的的栅极控制单元，II为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。所述栅极控制单元为上述各个实施例中所述的栅极控制单元。
[0064]图53是本发明实施例提供的一种栅极控制电路的结构示意图。如图53所示，所述栅极控制电路包括:第一时钟信号线和第二时钟信号线4、第一触发信号线8^1、第二触发信号线8切2和第三触发信号线8切3 ；第1级栅极控制单元的第一触发信号输入端5171与第一触发信号线8切1电连接，所述第1级栅极控制单元的输出端601111与第2级栅极控制单元的第一触发信号输入端31^1电连接，第III级栅极控制单元的输出端60111111分别电连接第111-1级栅极控制单元的第一清零信号输入端1^321和第111+1级栅极控制单元的第一触发信号输入端3171，其中，!II为大于等于2且小于等于0-1的正整数，第II级栅极控制单元的输出端6011?与第11-1级栅极控制单元的第一清零信号输入端处:321电连接，所述第级栅极控制单元的第一清零信号输入端即3价与第一触发信号线8切1电连接，并在下一帧扫描开始时通过第一触发信号线提供的第一触发信号进行清零；各级栅极控制单元的第二触发信号输入端3172与所述第二触发信号线8^2电连接，各级栅极控制单元的第三触发信号输入端3173与所述第三触发信号线8切3电连接；奇数级栅极控制单元的第一时钟信号输入端0(8与所述第一时钟信号线(:?电连接，其第二时钟信号输入端(?与所述第二时钟信号线4电连接，偶数级栅极控制单元的第一时钟信号输入端0(8与所述第二时钟信号线4电连接，其第二时钟信号输入端(?与所述第一时钟信号线电连接。
[0065]需要说明的是，在栅极控制电路工作时，每一级栅极控制单元所产生的扫描信号用于驱动一行栅极线。由于第一触发信号线8^1提供的第一触发信号受到干扰等原因可能会产生波动，并对栅极控制电路所产生的扫描信号产生影响，因此，为了防止这种影响，可以在第1级栅极控制单元前串联一个虚拟栅极控制单元，这样第一触发信号先驱动虚拟栅极控制单元，该虚拟栅极控制单元产生的虚拟扫描信号只用于驱动第1级栅极控制单元，不用于驱动一行栅极线，从而可以减少第一触发信号对扫描信号的影响。
[0066]此外，除了图如中各栅极控制单元的第一时钟信号输入端0(8、第二时钟信号输入端(?与第一时钟信号线、第二时钟信号线4的电连接方式外，还可以为:奇数级栅极控制单元的第一时钟信号输入端0(8与所述第二时钟信号线4电连接，其第二时钟信号输入端(?与所述第一时钟信号线413电连接，偶数级栅极控制单元的第一时钟信号输入端0(8与所述第一时钟信号线(:?电连接，其第二时钟信号输入端(?与所述第二时钟信号线0^电连接。
[0067]除了图如中通过第级栅极控制单元的第一清零信号输入端即321与第一触发信号线8^1电连接来实现在下一帧扫描开始时进行清零外，也可以采用其他的方式来实现。例如，将图53中与第II级栅极控制单元的第一清零信号输入端即321电连接的第一触发信号线用第一清零信号线替换，通过给第一清零信号线施加相应的清零信号，在下一帧开始时，可以控制第II级栅极控制单元实现清零。
[0068]图5)3是一种图53中的栅极控制电路在一帧内各个信号的时序图。如图5)3所不，33171代表第一触发信号线8^1提供的第一触发信号，33172代表第二触发信号线8^2提供的第二触发信号，33173代表第三触发信号线8切3提供的第三触发信号，30(8代表第一时钟信号线提供的第一时钟信号，3(?代表第二时钟信号线4提供的第二时钟信号，
代表第一电平信号，代表第二电平信号，61代表第1级栅极控制单元的输入端⑶口II产生的扫描信号，3仍代表数据信号。其中，各个栅极控制单元产生的扫描信号可以驱动一行栅极线，而相应的数据信号可以输入到由该行栅极线控制的一行像素单元中。接下来就结合图56，对图53中的栅极控制电路的工作原理做进一步地说明。
[0069]参见图如和图紐，栅极控制电路开始工作后，给第一触发信号33171 —高电平，同时第二触发信号33172为高电平信号，第三触发信号33173为低电平信号，此时，第一触发信号33171会驱动第1级栅极控制单元以使其工作，产生第1级扫描信号以；第1级栅极控制单元的输出端与第2级栅极控制单元的第一触发信号输入端5171电连接，通过产生的第1级扫描信号以来驱动第2级栅极控制单元以使其工作，并产生第2级扫描信号似，产生的第2级扫描信号反馈到第1级栅极控制单元的第一清零信号输入端即3价，以关断第1级栅极控制单元；随着第一时钟信号30(8和第二时钟信号3(?的变化，依次驱动各级栅极控制单元并产生相应的扫描信号。当产生第6级扫描信号后，第二触发信号33172变成低电平信号，第三触发信号33173变成高电平信号，停止产生扫描信号，栅极控制电路处于停顿状态，此时第7级栅极控制单元已经完成充电阶段，但还没有产生第7级扫描信号，因此，第6级栅极控制单元还没有关断；栅极控制电路停顿的时间段为41，其中，I为第一时钟信号30(8和第二时钟信号3(?的周期，然后，第二触发信号33172变成高电平信号，第三触发信号33173变成低电平信号，栅极控制电路重启并继续产生扫描信号。在栅极控制电路重启后，第一时钟信号30(8先变为高电平信号，相应地，第二时钟信号3(?为低电平信号，并且第6级栅极控制单元的第一时钟信号输入端0(8接收到第二时钟信号30((第6级栅极控制单元的第一时钟信号输入端0(8与第二时钟信号线4电连接)，而第7级栅极控制单元的第一时钟信号输入端0(8接收到第一时钟信号30(8 (第7级栅极控制单元的第一时钟信号输入端18与第一时钟信号线电连接)，因此，第6级栅极控制单元的输出信号为低电平信号，不是第6级扫描信号，而第7级栅极控制单元的输出信号为高电平信号，为第7级扫描信号，因此，在栅极控制电路重启后，首先产生的是第7级扫描信号。
[0070]在图5)3中，第7级栅极扫描信号产生后，随着第一时钟信号30(8和第二时钟信号801(的变化，依次驱动各级栅极控制单元并产生相应的扫描信号。当产生第10级扫描信号后，第二触发信号33172再次变成低电平信号，第三触发信号33173再次变成高电平信号，停止产生扫描信号，栅极控制电路再次处于停顿状态，此时第11级栅极控制单元已经完成充电阶段，但还没有产生第11级扫描信号，因此，第10级栅极控制单元还没有关断；栅极控制电路停顿的时间段为3.51，然后，第二触发信号33172再次变成高电平信号，第三触发信号33173再次变成低电平信号，栅极控制电路再次重启并继续产生扫描信号。在栅极控制电路再次重启后，第二时钟信号3(?先变为高电平信号，相应地，第一时钟信号30(8为低电平信号，并且第10级栅极控制单元的第一时钟信号输入端0(8接收到第二时钟信号30((第10级栅极控制单元的第一时钟信号输入端0(8与第二时钟信号线4电连接)，而第11级栅极控制单元的第一时钟信号输入端0(8接收到第一时钟信号30(8 (第11级栅极控制单元的第一时钟信号输入端0(8与第一时钟信号线(:?电连接)，因此，第10级栅极控制单元的输出信号为高电平信号，为第10级扫描信号，而第11级栅极控制单元的输出信号为低电平信号，不是第11级扫描信号，因此，在栅极控制电路再次重启后，首先产生的是第10级扫描信号，然后随着第一时钟信号30(8和第二时钟信号3(?的变化，依次驱动各级栅极控制单元并产生相应的扫描信号。
[0071]对于上述栅极控制电路的工作时序，只是示意性的给出了“当产生第6级扫描信号后，第二触发信号33172变成低电平信号”或“当产生第10级扫描信号后，第二触发信号33172变成低电平信号”，在实际工作时，本实施例中所述的栅极控制电路可以在任意时刻实现停顿和重启，具体可以根据实际需要进行设定，而不仅仅局限在前述的第6级扫描信号和第10级扫描信号处停止。
[0072]综上所述，本发明实施例提供的栅极控制电路，可以在一帧内实现多次停顿以及重启，并且停顿的位置和停顿的时间段可以根据需要进行设定。
[0073]本发明实施例还提供一种阵列基板。图6是本发明实施例提供的一种阵列基板的结构示意图。参见图6，所述阵列基板包括:栅极控制电路21、数据控制电路22』条栅极线(81,82……、&11)4条数据线(0102……、010以及多个像素单元23 ；其中，所述栅极控制电路21为上述实施例所述的栅极控制电路，在此不再赘述。
[0074]具体地，所述栅极控制电路21，用于向各条栅极线61、82……、如)提供扫描信号；数据控制电路22，用于向各条数据线(0112……10)提供数据信号；像素单元23分别位于栅极线和数据线交叉形成的区域中。
[0075]本发明实施例还提供一种显示面板。图7是本发明实施例提供的一种显示面板的结构示意图。参见图7，显示面板包括第一基板31、与第一基板31相对设置的第二基板32、在第一基板31和第二基板32之间的中间层33。其中，中间层33与显示面板的显示类型有关。当采用液晶显示时，中间层33为液晶层，第一基板31可以为彩膜基板，第二基板32可以为阵列阵列基板，通过设置在第一基板31中的公共电极和设置在第二基板32中的像素电极之间形成的电场(对应扭曲向列型)或者通过设置在第二基板32内的公共电极和像素电极之间形成的电场(对应边缘场开关型或者平面转换型)来控制液晶层中的液晶分子的转动，从而实现显示效果。
[0076]当采用有机发光二极管(01'职010(16，简称0120)显示时，中间层33用于设置有机发光二极管，第一基板31可以为彩膜基板、封装玻璃(^^虹61^88)或者盖板玻璃16118)等，第二基板32可以为阵列基板，通过第二基板32来控制中间层33中的有机发光二极管来实现显示效果。
[0077]上述显示面板中的第二基板32为上述实施例中所述的阵列基板，并且该阵列基板采用了可以在一帧内进行多次停顿以及重启的栅极控制电路，因此，显示面板也可以在一帧内进行多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。此外，在停顿时间内，显示面板也可以执行数据信号电压的反转，并且可以根据需要选择不同的反转模式，例如点反转、行反转或者列反转等。
[0078]本发明实施例提供的栅极控制单元、栅极控制电路、阵列基板和显示面板，通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；此外，应用该栅极控制电路的阵列基板以及应用该阵列基板的显示面板同样可以在一帧内实现多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等
[0079]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【权利要求】
1.一种栅极控制单元，其特征在于，包括: 栅极驱动子单元，用于驱动一行栅极线； 第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及 停顿及重启子单元，用于对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元停顿和重启。
2.根据权利要求1所述的栅极控制单元，其特征在于: 所述栅极驱动子单元包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容、第二电容、第一时钟信号输入端、第二时钟信号输入端、第一触发信号输入端、第二触发信号输入端、第一电平信号输入端、第二电平信号输入端和输出端； 所述第一晶体管的栅极与所述第一触发信号输入端电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点电连接； 所述第二晶体管的栅极与所述第三晶体管的漏极电连接，漏极与所述第一节点电连接，源极与所述第二电平信号输入端电连接； 所述第三晶体管的栅极与所述第二触发信号输入端电连接，源极与第二节点电连接；所述第四晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第五晶体管的栅极电连接，源极与所述第一节点电连接； 所述第五晶体管的漏极与所述第二节点电连接，源极与所述第二电平信号输入端电连接； 所述第六晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第一节点电连接，源极与所述第七晶体管的栅极电连接； 所述第七晶体管的漏极与所述第一时钟信号输入端电连接，源极与所述输出端电连接； 所述第八晶体管的栅极与所述第二节点电连接，漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接； 所述第九晶体管的栅极与所述第二时钟信号输入端电连接，漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接； 所述第一电容的第一端与所述第一节点电连接，第二端与所述输出端电连接； 所述第二电容的第一端与所述第一时钟信号输入端电连接，第二端与所述第二节点电连接。
3.根据权利要求2所述的栅极控制单元，其特征在于: 所述第一清零子单元包括:第十晶体管和第一清零信号输入端，其中，所述第十晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元中的所述第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；以及 所述停顿及重启子单元包括:第十一晶体管和第三触发信号输入端，其中，所述第十一晶体管的栅极与所述第三触发信号输入端电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端电连接，源极与所述栅极驱动子单元中的所述第七晶体管的栅极电连接。
4.根据权利要求3所述的栅极控制单元，其特征在于，所述第一电平信号输入端用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号； 所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号； 所述第一触发信号输入端用于接收第一触发信号，所述第二触发信号输入端用于接收第二触发信号，第三触发信号输入端用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号； 所述第一清零信号输入端用于接收第一清零信号，所述第一清零信号为脉冲信号。
5.根据权利要求4所述的栅极控制单元，其特征在于，所述栅极控制单元的工作状态包括: 充电阶段，第一触发信号控制所述第一晶体管导通，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，第二时钟信号控制所述第九晶体管截止，第一电平信号通过第一节点和所述第六晶体管施加到第七晶体管的栅极并控制所述第七晶体管导通，与所述充电阶段的第一触发信号反相的第一时钟信号经所述第七晶体管施加到所述输出端，作为此阶段的输出信号，同时所述第一电平信号对所述第一节点进行充电； 扫描信号产生阶段，第一触发信号控制所述第一晶体管截止，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，第二时钟信号控制所述第九晶体管截止，所述第一节点的电位经所述第六晶体管施加到所述第七晶体管的栅极并控制所述第七晶体管导通，与所述充电阶段的第一触发信号同相的第一时钟信号经第七晶体管施加到输出端，作为此阶段的输出信号，该输出信号为用于驱动一行栅极线的扫描信号； 停顿阶段，第二触发信号控制所述第六晶体管截止，第三触发信号控制所述第十一晶体管导通，所述栅极控制单元停止扫描信号的产生；以及 重启阶段，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，所述栅极控制单元重启扫描信号的产生。
6.根据权利要求3所述的栅极控制单元，其特征在于，所述第五晶体管的栅极与所述第七晶体管的栅极电连接。
7.根据权利要求3或6所述的栅极控制单元，其特征在于，所述第一晶体管至第十一晶体管均为匪03管或者？103管。
8.根据权利要求3或6所述的栅极控制单元，其特征在于，所述栅极控制单元还包括:第二清零子单元，所述第二清零子单元包括第十二晶体管、第十三晶体管和第二清零信号输入端； 所述第十二晶体管的栅极与所述第二清零信号输入端电连接，漏极与所述栅极驱动子单元中的第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接； 所述第十三晶体管的栅极与所述第二清零信号输入端电连接，漏极与所述栅极驱动子单元的输出端电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接。
9.根据权利要求8所述的栅极控制单元，其特征在于，所述第一晶体管至第十三晶体管均为匪03管或者？103管。
10.根据权利要求1所述的栅极控制单元，其特征在于: 所述栅极驱动子单元包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第一电容、第一时钟信号输入端、第二时钟信号输入端、第一触发信号输入端、第二触发信号输入端、第一电平信号输入端、第二电平信号输入端和输出端； 所述第一晶体管的栅极与第一触发信号输入端电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点电连接； 所述第二晶体管的栅极和漏极与所述第一时钟信号输入端电连接，源极与所述第三晶体管的漏极电连接； 所述第三晶体管的栅极与所述第一节点电连接，源极与所述第二电平信号输入端电连接； 所述第四晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第一节点电连接，源极与所述第七晶体管的栅极电连接； 所述第五晶体管的栅极与所述第二晶体管的源极电连接，漏极与所述第一时钟信号输入端电连接，源极与第二节点电连接； 所述第六晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第二节点电连接，源极与所述第九晶体管的栅极电连接； 所述第七晶体管的漏极与所述第二节点电连接，源极与所述第二电平信号输入端电连接； 所述第八晶体管的栅极与所述第二节点电连接，漏极与所述第一节点电连接，源极与所述第二电平信号输入端电连接； 所述第九晶体管的漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接； 所述第十晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第十一晶体管的栅极电连接，源极与所述第一节点电连接； 所述第十一晶体管的漏极与所述第一时钟信号输入端电连接，源极与所述输出端电连接； 所述第十二晶体管的栅极与所述第一触发信号输入端电连接，漏极与所述第二电平信号输入端电连接，源极与所述输出端电连接； 所述第十三晶体管的栅极与所述第二时钟信号输入端电连接，漏极与所述第二电平信号输入端电连接，源极与所述输出端电连接； 所述第一电容的第一端与所述第一节点电连接，第二端与所述输出端电连接。
11.根据权利要求10所述的栅极控制单元，其特征在于: 第一清零子单元包括:第十四晶体管、第十五晶体管和第一清零信号输入端，其中，所述第十四晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元中的第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接； 所述第十五晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元的输出端电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接； 停顿及重启子单元包括:第十六晶体管和第三触发信号输入端，其中，所述第十六晶体管的栅极与所述第三触发信号输入端电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端电连接，源极与所述栅极驱动子单元中的第十一晶体管的栅极电连接。
12.根据权利要求11所述的栅极控制单元，其特征在于，所述第一电平信号输入端用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号； 所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号； 所述第一触发信号输入端用于接收第一触发信号，所述第二触发信号输入端用于接收第二触发信号，第三触发信号输入端用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号； 所述第一清零信号输入端用于接收第一清零信号，所述第一清零信号为脉冲信号。
13.根据权利要求12所述的栅极控制单元，其特征在于，所述栅极控制单元的工作状态包括: 充电阶段，第一触发信号控制所述第一晶体管导通，第二触发信号控制所述第十晶体管导通，第三触发信号控制所述第十六晶体管截止，第二时钟信号控制所述第十三晶体管截止，第一电平信号通过第一节点和所述第十晶体管施加到第十一晶体管的栅极并控制所述第十一晶体管导通，与所述充电阶段的第一触发信号反相的第一时钟信号经所述第十一晶体管施加到所述输出端，作为此阶段的输出信号，同时所述第一电平信号对所述第一节点进行充电； 扫描信号产生阶段，第一触发信号控制所述第一晶体管截止，第二触发信号控制所述第十晶体管导通，第三触发信号控制所述第十六晶体管截止，第二时钟信号控制所述第十三晶体管截止，所述第一节点的电位经所述第十晶体管施加到所述第十一晶体管的栅极并控制所述第十一晶体管导通，与所述充电阶段的第一触发信号同相的第一时钟信号经第九晶体管施加到输出端，作为此阶段的输出信号，该输出信号为用于驱动一行栅极线的扫描信号； 停顿阶段，第二触发信号控制所述第十晶体管截止，第三触发信号控制所述第十六晶体管导通，所述栅极控制单元停止扫描信号的产生；以及 重启阶段，第二触发信号控制所述第十晶体管导通，第三触发信号控制所述第十六晶体管截止，所述栅极控制单元重启扫描信号的产生。
14.根据权利要求11所述的栅极控制单元，其特征在于，所述第一晶体管至第十六晶体管均为匪03管或者？103管。
15.一种栅极控制电路，其特征在于，包括II级逐级串联的如权利要求1-14中任一项所述的栅极控制单元，II为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。
16.根据权利要求15所述的栅极控制电路，其特征在于，所述栅极控制的电路还包括:第一时钟信号线和第二时钟信号线、第一触发信号线、第二触发信号线和第三触发信号线； 第1级栅极控制单元的第一触发信号输入端与第一触发信号线电连接，所述第1级栅极控制单元的输出端与第2级栅极控制单元的第一触发信号输入端电连接，第III级栅极控制单元的输出端分别电连接第111-1级栅极控制单元的第一清零信号输入端和第111+1级栅极控制单元的第一触发信号输入端，其中，III为大于等于2且小于等于0-1的正整数，第级栅极控制单元的输出端与第11-1级栅极控制单元的第一清零信号输入端电连接，所述第II级栅极控制单元在下一帧扫描开始时进行清零； 各级栅极控制单元的第二触发信号输入端与所述第二触发信号线电连接，各级栅极控制单元的第三触发信号输入端与所述第三触发信号线电连接； 奇数级栅极控制单元的第一时钟信号输入端与所述第一时钟信号线电连接，其第二时钟信号输入端与所述第二时钟信号线电连接，偶数级栅极控制单元的第一时钟信号输入端与所述第二时钟信号线电连接，其第二时钟信号输入端与所述第一时钟信号线电连接；或者 奇数级栅极控制单元的第一时钟信号输入端与所述第二时钟信号线电连接，其第二时钟信号输入端与所述第一时钟信号线电连接，偶数级栅极控制单元的第一时钟信号输入端与所述第一时钟信号线电连接，其第二时钟信号输入端与所述第二时钟信号线电连接。
17.根据权利要求16所述的栅极控制电路，其特征在于，所述栅极控制电路还包括:第一触发信号线与所述第II级栅极控制单元中的第一清零信号输入端电连接；或者 所述栅极控制电路还包括:第一清零信号线，所述第一清零信号线与所述第II级栅极控制单元中的第一清零信号输入端电连接。
18.一种阵列基板，其特征在于，包括如权利要求15-17中任一项所述的栅极控制电路。
19.一种显示面板，其特征在于，包括如权利要求18所述的阵列基板。
【文档编号】G09G3/20GK104485060SQ201410528041
【公开日】2015年4月1日 申请日期:2014年10月9日 优先权日:2014年10月9日
【发明者】刘波, 席克瑞 申请人:上海中航光电子有限公司, 天马微电子股份有限公司