所示，第二输出控制模块062，可以具体包括:第四开关晶体管T4和第五开关晶体管T5 ;其中，第四开关晶体管T4的栅极与第二节点P2相连，源极与低电平信号端VGL相连，漏极与扫描信号输出端Out相连；第五开关晶体管T5的栅极与第二节点P2相连，源极和漏极分别与低电平信号端VGL相连。
[0079]具体地，当第二节点P2的电位被拉高时，第四开关晶体管T4和第五开关晶体管T5处于导通状态，导通的第四开关晶体管T4将低电平信号端VGL与扫描信号输出端Out导通，同时导通的第五开关晶体管T5的等效为一电容，进一步保持第二节点P2的电位，降低第二节点P2的电压信号的噪声。
[0080]在具体实施时，本发明实施例提供的上述移位寄存器中，如图6b所示，第二输出控制模块062，可以具体包括:第四开关晶体管T4和第二电容C2 ;其中，第四开关晶体管T4的栅极与第二节点P2相连，源极与低电平信号端VGL相连，漏极与扫描信号输出端Out相连；第二电容C2连接于第二节点P2和低电平信号端VGL之间。
[0081]具体地，当第二节点P2的电位被拉高时，第四开关晶体管T4处于导通状态，导通的第四开关晶体管T4将低电平信号端VGL与扫描信号输出端Out导通，同时第二电容C2可以进一步保持第二节点P2的电位，降低第二节点P2的电压信号的噪声。
[0082]在具体实施时，本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，输入模块01，可以具体包括:第六开关晶体管T6 ;第六开关晶体管T6的栅极与信号输入端Input相连，源极与第一参考信号端CN相连，漏极分别与第一开关晶体管Tl的漏极和第二开关晶体管T2的源极相连。
[0083]具体地，当信号输入端Input输入信号时，第六开关晶体管T6处于导通状态，导通的第六开关晶体管T6将第一参考信号端CN与第二开关晶体管T2的的源极导通，通过第二开关晶体管T2将第一参考信号端CN的信号传递给第一节点Pl。
[0084]在具体实施时，本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，复位模块02，可以具体包括:第七开关晶体管T7;第七开关晶体管T7的栅极与复位信号端Reset相连，源极与第二参考信号端CNB相连，漏极分别与第一开关晶体管Tl的漏极和第二开关晶体管T2的源极相连。
[0085]具体地，当复位信号端Reset输入信号时，第七开关晶体管T7处于导通状态，导通的第七开关晶体管T7将第二参考信号端CNB与第二开关晶体管T2的的源极导通，通过第二开关晶体管T2将第二参考信号端CNB的信号传递给第一节点Pl。
[0086]在具体实施时，本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，第一下拉模块04，可以具体包括:第八开关晶体管T8 ;第八开关晶体管T8的栅极与第二节点P2相连，源极与低电平信号端VGL相连，漏极分别与第一开关晶体管Tl的漏极和所述第二开关晶体管T2的源极相连。
[0087]具体地，当第二节点P2的电位被拉高时，第八开关晶体管T8处于导通状态，导通的第八开关晶体管T8将第二开关晶体管T2的源极与低电平信号端VGL导通，进而将第二开关晶体管T2的源极的电位拉低。
[0088]在具体实施时，本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，上拉模块03，可以具体包括:第九开关晶体管T9 ;第九开关晶体管T9的栅极和源极分别与第一时钟信号端CLK相连，漏极与第二节点P2相连。
[0089]具体地，当第一时钟信号端CLK输入高电平信号时，第九开关晶体管T9处于导通状态，导通的第九开关晶体管T9将第一时钟信号端CLK与第二节点P2导通，进而将第二节点P2的电位拉高。
[0090]在具体实施时，本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，第二下拉模块05，可以具体包括:第十开关晶体管TlO ;第十开关晶体管TlO的栅极与第一节点Pl相连，源极与低电平信号端VGL相连，漏极与第二节点P2相连。[0091 ] 具体地，当第一节点Pl的电位被拉高时，第十开关晶体管TlO处于导通状态，导通的第十开关晶体管TlO将第二节点P2与低电平信号端VGL导通，进而将第二节点P2的电位拉低。
[0092]需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0093]进一步地，由于在本发明实施例提供的上述移位寄存器中信号输入端Input和复位信号端Reset为对称设计，可以实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。
[0094]一般地，在启动正向扫描时，第一参考信号端CN提供高电平信号，第二参考信号端CNB提供低电平信号。一般地，在反向扫描时，第一参考信号端CN提供低电平信号，第二参考信号端CNB提供高电平信号。
[0095]下面结合图7a所示的移位寄存器以及图8所示的图7a的输入输出时序图，以正向扫描为例对本发明实施例提供的移位寄存器的工作过程作以描述。具体地，选取如图8所示的输入输出时序图中的tl?t3三个阶段。下述描述中以I表示高电平信号，O表示低电平信号。
[0096]在tl 阶段，Input = 1，CLKB = 0，CLK = 0，Reset = O, CN = 1，CNB = O。由于Input = 1，因此第六开关晶体管T6导通，导通的第六开关晶体管T6将第一参考信号端CN与第二开关晶体管T2的源极导通，进而将第二开关晶体管T2的源极的电位拉高，而第二开关晶体管T2处于常开状态，因此第一节点Pl的电位也被拉高，同时对第一电容Cl充电，由于第一节点Pl的电位被拉高，因此，第三开关晶体管T3和第十开关晶体管TlO处于导通状态，导通的第三开关晶体管T3将第二时钟信号端CLKB与扫描信号输出端Out导通，由于此时CLKB = 0，因此扫描信号输出端Out输出低电平信号，导通的第十开关晶体管TlO将第二节点P2与低电平信号端VGL导通，拉低第二节点P2的电位。tl阶段为充电阶段。
[0097]在t2 阶段，Input = 0，CLKB = 1，CLK = 0，Reset = 0，CN = 1，CNB = O。由于第一电容Cl的自举作用，第一节点Pl的电位进一步升高，因此第三开关晶体管T3仍处于导通状态，而此时CLKB = 1，因此，扫描信号输出端Out输出高电平信号，同时，第十开关晶体管TlO仍处于导通状态，因此第二节点P2的电位继续被拉低。t2阶段为扫描信号输出阶段。
[0098]在t3 阶段，Input = 0，CLKB = 0，CLK = 1，Reset = 1，CN = 1，CNB = O。由于Reset = I，因此第七开关晶体管T7导通，导通的第七开关晶体管T7将第二参考信号端CNB与第二开关晶体管T2的源极导通，由于CNB = 0，因此将第二开关晶体管T2的源极的电位拉低，而第二开关晶体管T2处于常开状态，因此第一节点Pl的电位也被拉低，由于第一节点Pl的电位被拉低，因此，第三开关晶体管T3和第十开关晶体管TlO处于截止状态。由于CLK= I,因此第九开关晶体管T9导通，导通的第九开关晶体管T9将第一时钟信号端CLK与第二节点P2导通，因此，第二节点P2的电位被拉高，此时，第四开关晶体管T4处于导通状态，导通的第四开关晶体管T4将低电平信号端VGL与扫描信号输出端Out导通，因此扫描信号输出端Out输出低电平信号。t3阶段为非扫描信号输出阶段。
[0099]在后续时间段，扫描信号输出端Out将一直输出低电平信号，直到某个时间段信号输入端Input再次输入高电平信号时，则该移位寄存器将重复上述工作工程。
[0100]基于同一发明构思，本发明实施例提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器，除第一个移位寄存器和最后一个移位寄存器之外，其余每个移位寄存器的扫描信号输出端均向与其相邻的下一个移位寄存器的信号输入端输入触发信号，并向与其相邻的上一个移位寄存器的复位信号端输入复位信号；第一个移位寄存器的扫描信号输出端向第二个移位寄存器的信号输入端输入触发信号；最后一个移位寄存器的扫描信号输出端向自身以及上一个移位寄存器的复位信号端输入复位信号。
[0101]为了方便说明，图9中仅示出了八个移位寄存器，分别为第I级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第N-3级移位寄存器、第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器。其中，第N-1级移位寄存器的信号输出端Out不仅向与其连接的栅线输出栅开启信号，还向第N-2级移位寄存器输出复位信号，同时还向第N级移位寄存器输出触发信号。
[0102]具体地，上述栅极驱动电路中的每个移位寄存器与本发明提供的上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
[0103]基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。由于该显示面板解