第二传输门M2在第一参考信号端CN与第二参考信号端CNB的控制下导通，导通的第二传输门M2将信号输入端Input的信号输出到第一节点P1。
[0055]在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，复位模块02，可以具体包括:第三传输门M3 ;第三传输门M3的第一控制端与第二参考信号端CNB相连，第二控制端与第一参考信号端CN相连，输入端与复位信号端Reset相连，输出端与第一节点Pl相连。
[0056]具体地，本发明实施例提供的上述移位寄存器，反向扫描时，第一参考信号端CN提供低电平信号，第二参考信号端CNB提供高电平信号，第三传输门M3在第一参考信号端CN与第二参考信号端CNB的控制下导通，导通的第三传输门M3将复位信号端Reset的信号输出到第一节点PI。
[0057]在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，缓冲模块04，可以具体包括:与非门Y、第四非门F4、第五非门F5和第六非门F6 ;其中，与非门Y的第一输入端与时钟信号端CLK相连，第二输入端与第一节点Pl相连，输出端与第四非门F4的输入端相连；第四非门F4的输出端与第五非门F5的输入端相连；第五非门F5的输出端与第六非门F6的输入端相连；第六非门F6的输出端与触发信号端STV相连。
[0058]具体地，本发明实施例提供的上述移位寄存器，在第一节点Pl的电位被拉高时，且时钟信号端CLK输入高电平信号时，与非门Y输出低电平信号到第四非门F4的输入端，进而经过第四非门F4、第五非门F5和第六非门F6的作用，使得触发信号端STV输出高电平信号。
[0059]需要说明的是本发明上述实施例中提到的传输门、三态门、或非门、与非门，以及非门的电路结构和功能与现有技术相同，在此不作详述，其开关晶体管可以是薄膜晶体管(TFT, Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0060]进一步地，由于在本发明实施例提供的上述移位寄存器中信号输入端Input和复位信号端Reset为对称设计，可以实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。
[0061]一般地，在启动正向扫描时，第一参考信号端CN提供高电平信号，第二参考信号端CNB提供低电平信号。一般地，在反向扫描时，第一参考信号端CN提供低电平信号，第二参考信号端CNB提供高电平信号。
[0062]下面结合图4所不的移位寄存器以及图5所不的图4的输入输出时序图，以正向扫描为例对本发明实施例提供的移位寄存器的工作过程作以描述。具体地，选取如图5所示的输入输出时序图中的tl?t3三个阶段。下述描述中以I表示高电平信号，O表示低电平信号。
[0063]在tl 阶段，Input = 1，CLK = 0，Reset = 0，CN = 1，CNB = O。由于 CN = 1，CNB=0，因此第二传输门M2处于导通状态，进而将信号输入端Input的信号输出到第一节点P1，同时，由于Input = l，Reset = 0，因此或非门H输出低电平信号到第一传输门Ml的第一控制端、第一非门Fl的输入端和开关晶体管T的栅极，因此第一传输门Ml处于导通状态，开关晶体管T处于截止状态，导通的第一传输门Ml将时钟信号端CLK的信号输出到第二节点P2，由于此时CLK = 0，因此第二节点P2的电位被拉低，由于第二节点P2的电位被拉低，因此第一三态门SI处于截止状态，第二三态门S2处于导通状态，此时，由于第一三态门SI处于截止状态，因此信号输入端Input输入的信号无法输入到移位寄存器中，即第一节点Pl的信号无法经过输出模块03输出到扫描信号输出端Out，而是通过缓冲模块04输出到触发信号端STV，进而传递给下一级移位寄存器。tl阶段为扫描信号传递阶段。
[0064]在t2 阶段，Input = 1，CLK = 1，Reset = 0，CN = 1，CNB = O。由于 CN = 1，CNB=0，因此第二传输门M2处于导通状态，进而将信号输入端Input的信号输出到第一节点P1，同时，由于Input = l，Reset = 0，因此或非门H输出低电平信号到第一传输门Ml的第一控制端、第一非门Fl的输入端和开关晶体管T的栅极，因此第一传输门Ml处于导通状态，开关晶体管T处于截止状态，导通的第一传输门Ml将时钟信号端CLK的信号输出到第二节点P2，由于此时CLK = 1，因此第二节点P2的电位被拉高，由于第二节点P2的电位被拉高，因此第一三态门SI处于导通状态，第二三态门S2处于截止状态，此时，由于第一三态门SI处于导通状态，因此信号输入端Input输入的信号即第一节点Pl的信号经过第一三态门SI和第三非门F3输出到扫描信号输出端Out，此时扫描信号输出端Out输出高电平信号。t2阶段为扫描信号输出阶段。
[0065]在t3 阶段，Input = 0，CLK = 0，Reset = 0，CN = 1，CNB = O。由于 CN = 1，CNB=0，因此第二传输门M2处于导通状态，进而将信号输入端Input的信号输出到第一节点P1，同时，由于Input = 0，Reset = 0，因此或非门H输出高电平信号到第一传输门Ml的第一控制端、第一非门Fl的输入端和开关晶体管T的栅极，因此第一传输门Ml处于截止状态，开关晶体管T处于导通状态，导通的开关晶体管T将低电平信号端VGL与第二节点P2导通，因此第二节点P2的电位被拉低，由于第二节点P2的电位被拉低，因此第一三态门SI处于截止状态，第二三态门S2处于导通状态，此时，由于第二三态门S2处于导通状态，因此扫描信号输出端Out的信号经过第二三态门S2和第三非门F3进一步维持，因此扫描信号输出端Out继续输出高电平信号。t3阶段为扫描信号输出维持阶段。
[0066]在后续时间段，该移位寄存器将重复上述工作工程。
[0067]基于同一发明构思，本发明实施例提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器，除第一级移位寄存器和最后一级移位寄存器之外，其余每级移位寄存器的触发信号端均与其相邻的下一级移位寄存器的信号输入端相连，扫描信号输出端与其相邻的上一级移位寄存器的复位信号端相连；第一级移位寄存器的触发信号端与第二级移位寄存器的信号输入端相连；最后一级移位寄存器的扫描信号输出端分别与自身的复位信号端以及上一级移位寄存器的复位信号端相连。
[0068]为了方便说明，图6中仅示出了八个移位寄存器，分别为第I级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第N-3级移位寄存器、第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器。其中，第N-1级移位寄存器的扫描信号输出端Out不仅向与其连接的栅线输出栅开启信号，还向第N-2级移位寄存器输出复位信号，触发信号端STV向第N级移位寄存器输出触发信号。
[0069]具体地，上述栅极驱动电路中的每个移位寄存器与本发明提供的上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
[0070]基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。由于该显示面板解决问题的原理与栅极驱动电路相似，因此该显示面板的实施可以参见上述栅极驱动电路的实施，重复之处不再