阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种阵列基板及显示装置。
【背景技术】
[0002]现有技术中，电流驱动型的像素电路通过接收数据驱动电路中电流源所输出的数据电流来进行灰阶值的写入，在写入比较大的灰阶值时数据电流也比较大，在写入比较小的灰阶值时数据电流也比较小。然而在实际产品中，用于传输上述数据电流的数据线会不可避免地与其他导体结构之间形成寄生电容，从而会对数据电流较小时的灰阶值写入造成极大的影响。为了减小数据线上的寄生电容对灰阶值写入过程的影响，现有技术常会通过像素电路设计来成比例地放大充电电流。然而这一方式对工艺的均匀性的要求非常苛刻，而且对于原本数值就很小的数据电流并不能有效地进行放大，因而不能解决小电流的灰阶值写入过程容易受到寄生电容很大影响的问题。
【发明内容】
[0003]针对现有技术中的缺陷，本发明提供一种阵列基板及显示装置，可以解决数据线上的寄生电容会对小电流的灰阶值写入过程造成很大影响的问题。
[0004]第一方面，本发明提供了一种阵列基板，包括多组像素电路，还包括:
[0005]分别与一组像素电路中的每一个所述像素电路相连的数据线；
[0006]与所述数据线的第一端相连的电流源电路，所述电流源电路用于通过所述数据线向该组像素电路中的任一所述像素电路输出与该像素电路对应的电流；
[0007]与所述数据线的第二端相连的恒流电路，所述恒流电路用于提供从所述数据线的第一端流向第二端的具有预设大小的电流。
[0008]可选地，所述恒流电路包括:
[0009]第一端与所述数据线的第二端相连的第一电容；
[0010]栅极与所述第一电容的第二端相连的第一晶体管，所述第一晶体管的源极和漏极中的一个连接所述第一电容的第一端，另一个连接参考电压线。
[0011]可选地，所述恒流电路在所述第一电容的第一端与所述数据线的第二端之间还包括第二晶体管；所述恒流电路在所述参考电压线与所述第一晶体管的源极或漏极之间还包括第三晶体管；
[0012]所述第二晶体管与所述第三晶体管的栅极连接第一控制信号线；所述第二晶体管的源极和漏极中的一个连接所述数据线的第二端，另一个连接所述第一电容的第一端；所述第三晶体管的源极和漏极中的一个连接所述第一晶体管的源极或漏极，另一个连接所述参考电压线。
[0013]可选地，所述恒流电路还包括:
[0014]第四晶体管，所述第四晶体管的源极和漏极中的一个连接所述第一电容的第一端，另一个连接第一偏置电压线；
[0015]第五晶体管，所述第五晶体管的源极和漏极中的一个连接所述第一电容的第二端，另一个连接第二偏置电压线；
[0016]所述第四晶体管与第五晶体管的栅极连接第二控制信号线。
[0017]可选地，所述多组像素电路在所述阵列基板排成多行与多列，同一组像素电路位于同一列中；每一所述像素电路还与扫描信号线相连，所述像素电路用于在所述扫描信号线上的信号的控制下接收由所述电流源电路输出的电流；每一所述像素电路还与开关信号线相连，所述像素电路还用于在所述开关信号线上的信号的控制下为该像素电路中的发光器件提供偏置电压；
[0018]所述第一控制信号线与对应于距离所述数据线的第二端最近的一行像素电路的开关信号线相连，所述第二控制信号线与对应于该行像素电路的扫描信号线相连。
[0019]可选地，所述恒流电路还包括:
[0020]第六晶体管，所述第六晶体管的源极和漏极中的一个连接于所述第一晶体管与所述第二晶体管之间的连接点，另一个连接第三偏置电压线；
[0021]第七晶体管，所述第七晶体管的源极与漏极中的一个连接于所述第一晶体管与所述第三晶体管之间的连接点，另一个连接所述第一电容的第二端；
[0022]第八晶体管，所述第八晶体管的源极与漏极中的一个连接所述第一电容的第二端，另一端连接所述参考电压线；
[0023]所述第六晶体管与第七晶体管的栅极连接第三控制信号线，所述第八晶体管的栅极与第四控制信号线相连。
[0024]可选地，所述多组像素电路在所述阵列基板排成多行与多列，同一组像素电路位于同一列中；每一所述像素电路还与扫描信号线相连，所述像素电路用于在所述扫描信号线上的信号的控制下接收由所述电流源电路输出的电流；每一所述像素电路还与开关信号线相连，所述像素电路还用于在所述开关信号线上的信号的控制下为该像素电路中的发光器件提供偏置电压；
[0025]所述第三控制信号线与对应于距离所述数据线的第二端最近的一行像素电路的扫描信号线相连；所述第四控制信号线与对应于上一行像素电路的扫描信号线相连。
[0026]可选地，所述参考电压线用于向所述第一晶体管的源极或漏极提供预定的参考电压，以使所述第一晶体管工作在饱和区内。
[0027]可选地，所述像素电路包括:
[0028]第二电容；
[0029]发光器件，所述发光器件的第二端连接第五偏置电压线；
[0030]第九晶体管，所述第九晶体管的栅极与扫描信号线相连，源极与漏极中的一个连接所述数据线，另一个连接所述第二电容的第一端；
[0031]第十晶体管，所述第十晶体管的栅极与开关信号线相连，源极与漏极中的一个连接第四偏置电压线，另一个连接所述第二电容的第一端；
[0032]第十一晶体管，所述第十一晶体管的栅极与所述扫描信号线相连，源极与漏极中的一个连接初始电压信号线，另一个连接所述第二电容的第二端；
[0033]第十二晶体管，所述第十二晶体管的栅极与所述第二电容的第二端相连，源极与漏极中的一个连接所述第二电容的第一端，另一个连接所述发光器件的第一端。
[0034]第二方面，本发明还提供了一种显示装置，包括上述任意一种阵列基板。
[0035]由上述技术方案可知，本发明通过在阵列基板中设置包括恒流电路的结构，使得为像素电路传输数据电流的数据线上存在一预设的恒定背景电流，从而可以减小数据线上的寄生电容对灰阶值写入过程的影响，因此可以解决小电流的灰阶值写入过程容易受到数据线上寄生电容的影响的问题。进一步地，本发明可以在现有方案上的基础上通过简单的结构添加或改造来实现，同时增加的功耗可以仅相当于几行像素的功耗(约为零点几个毫瓦)，不会影响产品的整体功耗和成本。
【附图说明】
[0036]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1是本发明一个实施例中一种阵列基板上的局部电路结构框图；
[0038]图2是图1所示的电路结构在一种工作状态下的工作原理示意图；
[0039]图3是本发明一个实施例与现有技术在增强充电效率方面上的效果对比示意图；
[0040]图4是本发明一个实施例中一种恒流电路和一种像素电路的电路结构示意图；
[0041]图5是图4所不像素电路的电路时序图；
[0042]图6是本发明又一实施例中一种恒流电路的电路结构示意图；
[0043]图7是本发明另一实施例中一种恒流电路的电路结构示意图。
【具体实施方式】
[0044]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本