发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0045]图1是本发明一个实施例中一种阵列基板上的局部电路结构框图。参见图1，该阵列基板包括多组像素电路(如在图1中示出的一组像素电路P1、P2、…、Pn)，还包括分别与一组像素电路中的每一个像素电路P1、P2、…、Pn相连的数据线LcL如图1所示，数据线Ld上存在多个连接节点，分别与上述像素电路P1、P2、…、Pn相连，同时数据线Ld具有位于两端的第一端和第二端。上述阵列基板还包括电流源电路SI以及恒流电路S2，上述数据线Ld的第一端连接该电流源电路SI，上述数据线Ld的第二端连接该恒流电路S2。其中，电流源电路SI用于通过上述数据线Ld向该组像素电路中的像素电路P1、P2、......Pn
中的任一个输出与该像素电路对应的电流；恒流电路S2用于提供从上述数据线Ld的第一端流向第二端的具有预设大小的电流。
[0046]图2是图1所示的电路结构在一种工作状态下的工作原理示意图。参见图2，对于像素电路P1、P2、......Pn中的任意一个像素电路Pm (I彡m彡η)，电流源电路SI可以通过数据线Ld向该像素电路Pm输出电流Im，而从数据线Ld的第一端流向第二端的电流1是由恒流电路S2所提供的，因而大小被锁定为一预设的值。图2中，还示出了用于控制电流源电路SI向哪一像素电路输出电流的晶体管，晶体管的栅极与控制信号(如图2中的G1、GnuGn所示)相连，源极与漏极分别连接数据线和像素电路。具体地，当对应于某一像素电路的晶体管在栅极所接的控制信号的控制下开启时，电流源电路SI就可以通过数据线Ld向该像素电路输出对应的电流。当然，可以通过调整控制信号的设置使电流源电路SI依次向每一个像素电路输出对应的电流。应理解的是，采用晶体管实现这一控制仅是一种示例，采用其他具有类似功能的结构也同样可以实现这一控制，本发明对此不做限制。
[0047]同时，图2还以一端与数据线Ld相连的多个电容来表示数据线与阵列基板中其他结构之间的寄生电容。寄生电容的存在使得电流源电路Si所输出电流还要用于对该寄生电容进行充电。寄生电容越大、原本输出的电流越小，电流源电路SI对像素电路输出电流这一过程受到的影响也就越大。
[0048]图3是本发明一个实施例与现有技术在增强充电效率方面上的效果对比示意图。参见图3，对电流源电路SI分别输出的相对大小分别为6、1、4、8的四个电流(图3中的数字均表示电流的相对大小)，现有技术通常通过像素设计等手段成比率地来进行放大。比如在图3中，整体上放大为原来的1.5倍之后，四个电流的相对大小分别变为9、1.5、6、12。可以看出，虽然这种方式对于大部分电流具有一定的放大效果，但是由于原本较大的电流不能被无限制地放大，因而这一方式中放大比率不能设置得过大，使得该方式对于小电流几乎没有明显的放大效果。比如，图3中以虚线框标出的“I”和“1.5”，经过放大后的电流仍然很小，上述寄生电容所导致的问题依然存在。
[0049]相比之下，参见图2，本发明实施例通过恒流电路S2的设置，使得数据线上存在有具有预设大小的电流10，因而数据线与其他结构之间存在的寄生电容可以主要通过电流1来进行充电，所以本发明实施例可以减小寄生电容对电流Im的影响。例如在图3中，设1的相对大小为4，那么数据线上的总电流的大小相当于Im与1之和，也就从原来的6、1、4、8变为10、5、8、12，从而使得任意大小的Im在输出至像素电路Pm时，数据线上的电流ΙΟ+Im都足够大，不会受到数据线与其他结构之间的寄生电容的影响。
[0050]同时可以看出，增加的电流1的大小在数量级上与一个像素电路的数据电流相当，即使整个阵列基板均采用这一设计所增加的功耗也仅相当于几行像素的功耗(约为零点几个毫瓦)，不会影响产品的整体功耗。
[0051]由此可见，本发明实施例通过在阵列基板中设置包括恒流电路的结构，使得为像素电路传输数据电流的数据线上存在一预设的恒定背景电流，从而可以减小数据线上的寄生电容对灰阶值写入过程的影响，因此可以解决小电流的灰阶值写入过程容易受到寄生电容很大影响的问题。进一步地，本发明实施例可以在现有方案上的基础上通过简单的结构添加或改造来实现，同时增加的功耗可以仅相当于几行像素的功耗(约为零点几个毫瓦)，不会影响产品的整体功耗和成本。
[0052]为了更清楚地说明本发明的可选实施方式，下面具体给出几种恒流电路的具体电路结构示例。
[0053]图4是本发明一个实施例中一种恒流电路和一种像素电路的电路结构示意图。参见图4，上述恒流电路S2包括第一电容CO和第一晶体管TO，第一电容的第一端与上述数据线Ld的第二端相连，第一晶体管TO的栅极与第一电容CO的第二端相连，源极和漏极中的一个连接第一电容CO的第一端，另一个连接参考电压线Vref。
[0054]应理解的是，上述晶体管可以是N型或者P型的晶体管，本领域技术人员可以根据具体的晶体管类型选择源极和漏极的连接方式，本发明对此不做限制。举例来说，该第一晶体管TO可以是N型的薄膜晶体管(Thin Film Transistor，TFT)，从而与数据线Ld相连的电极为第一晶体管TO的源极，与参考电压线Vref相连的是第一晶体管TO的漏极。还应理解的是，参考电压线Vref用于为恒流电路S2提供预设的电压线。具体地，上述参考电压线Vref可以用于向上述第一晶体管TO的源极或漏极提供预定的参考电压，以使上述第一晶体管工作在饱和区内。当然，上述参考电压线Vref的设置可以由其他具有同等功能的电路结构所代替，本发明对此不做限制。
[0055]基于该电路结构，恒流电路S2中的第一晶体管TO的栅源电压被第一电容CO锁定，而上述参考电压线Vref可以在合适的设置下使第一晶体管TO工作在饱和区，从而由数据线Ld流向参考电压线Vref的电流就会被第一晶体管TO锁定在一个足够小的数值范围内，整个恒流电路S2相当于提供了一个从所述数据线Ld的第一端流向第二端的具有预设大小的电流。
[0056]可以看出，这种形式下的恒流电路S2具有极为简单的电路结构，可以在现有的阵列基板的周边电路内通过现有工艺进行制作，不会占用过多的空间，并有利于成本的降低。
[0057]另一方面，为叙述方便，图4还示出了一种像素电路的电路结构图。参见图4，上述像素电路Pm在此处具体包括第二电容Cl、发光器件D1、第九晶体管T11、第十晶体管T12、第十一晶体管T13和第十二晶体管T14，其中:
[0058]发光器件Dl的第二端连接第五偏置电压线VSS ;
[0059]第九晶体管Tll的栅极与扫描信号线Gm相连，源极与漏极中的一个连接上述数据线Ld，另一个连接第二电容Cl的第一端；
[0060]第十晶体管T12的栅极与开关信号线Em相连，源极与漏极中的一个连接第四偏置电压线VDD，另一个连接第二电容Cl的第一端；
[0061]第十一晶体管T13的栅极与扫描信号线Gm相连，源极与漏极中的一个连接初始电压信号线Vint，另一个连接第二电容Cl的第二端；
[0062]第十二晶体管T14的栅极与第二电容Cl的第二端相连，源极与漏极中的一个连接第二电容Cl的第一端，另一个连接发光器件Dl的第一端。
[0063]需要说明的是，发光器件Dl可以为发光二极管的一种，例如有机发光二极管OLEDo在具体为OLED时，发光器件Dl的发光强度主要与经过其两端的电流