有关。
[0064]图5是图4所不像素电路的电路时序图。参见图4和图5，在阶段I中，扫描彳目号线Gm上信号的作用下Tll与T13开启，电流源电路SI输出的电流Im经过Tll的源漏极到达第二电容Cl的第一端，第二电容Cl第二端的电压被置为Vint，使得T14的栅源电压被保存在第二电容Cl中。阶段II中，开关信号线Em上信号的作用下T12开启，Tll、T13被关闭，VDD与VSS之间可以形成电流。而此时的T14的栅源电压已经被第二电容Cl锁定，因而可以为发光器件Dl提供稳定的电流(大小与Im和Vint有关)，使Dl在电流的作用下发光。可以看出，电流Im的大小决定了最终驱动Dl发光的电流的大小，而如果受到数据线Ld上寄生电容的影响则有可能使Cl两端的电压发生偏移，影响阶段II中Dl的发光。但由于与数据线Ld第二端相连的恒流电路S2可以提供一数据线Ld上的背景电流10，因而可以减小数据线Ld上的寄生电容对Cl两端电压产生的影响。
[0065]应理解的是，图4中示出的像素电路的结构仅是一种示例，本领域技术人员可以参照现有技术以其他的方式实现发光器件Dl的发光驱动，本发明对此不做限制。但是可以推知的是，用于控制电流Im流入的扫描信号线Gm(在其他像素电路中为G1、G2、……、Gn)以及用于控制VDD接入的开关信号线Em(在其他像素电路中为E1、E2、……、En)是多数像素电路都需要设置的结构。基于此，可以结合像素电路的电路时序来实现恒流电路S2的控制。
[0066]图6是本发明又一实施例中一种恒流电路的电路结构示意图。参见图6，在图4所示的恒流电路S2的电路结构的基础上，图6中所示的恒流电路S2在上述第一电容CO的第一端与上述数据线Ld的第二端之间还包括第二晶体管TOa，并在上述参考电压线Vref与上述第一晶体管TO的源极或漏极之间还包括第三晶体管TOb。具体地，第二晶体管TOa与第三晶体管TOb的栅极连接第一控制信号线(作为示例，图6中具体为与对应于像素电路Pn的开关信号线En相连的控制信号线)；上述第二晶体管TOa的源极和漏极中的一个连接上述数据线Ld的第二端，另一个连接上述第一电容CO的第一端；上述第三晶体管TOb的源极和漏极中的一个连接第一晶体管TO的源极或漏极，另一个连接参考电压线Vref。基于上述，第一控制信号线上的信号可以控制TOa与TOb的同时开启或同时关闭，从而可以控制恒流电路S2在工作状态和不工作状态之间进行切换。
[0067]进一步地，图6所示的恒流电路S2还包括第四晶体管T4和第五晶体管T5，其中:第四晶体管T4与第五晶体管T5的栅极连接第二控制信号线(作为示例，图6中具体为与对应于像素电路Pn的扫描信号线Gn相连的控制信号线)；第四晶体管T4的源极和漏极中的一个连接上述第一电容CO的第一端，另一个连接第一偏置电压线Vl ;第五晶体管的源极和漏极中的一个连接上述第一电容CO的第二端，另一个连接第二偏置电压线V2。可以看出，在第二控制信号线上的信号使得T4和T5开启、第一控制信号线上的信号使得TOa和TOb关闭时，CO两端的电压会分别为置为Vl和TZ0从而基于上述结构，可以利用Vl和V2的设置实现对C0两端电压的控制，进而实现对由恒流电路S2所固定的电流1的控制。
[0068]更具体地，上述多组像素电路可以在上述阵列基板上排成多行与多列，并使得同一组像素电路位于同一列中。此时，每一像素电路还与扫描信号线相连，该像素电路用于在上述扫描信号线上的信号的控制下接收由上述电流源电路输出的电流；同时，每一上述像素电路还与开关信号线相连，该像素电路还用于在上述开关信号线上的信号的控制下为该像素电路中的发光器件提供偏置电压。基于此，阵列基板上的多行扫描信号线与多列数据线可以相互配合，实现像素电路的逐行扫描驱动。在此基础之上，上述第一控制信号线与对应于距离所述数据线的第二端最近的一行像素电路Pn的开关信号线En相连，上述第二控制信号线与对应于该行像素电路Pn的扫描信号线Gn相连，如图6所示。基于此，当最后一行像素电路Pn的扫描信号(该行扫描信号线Gn上的信号)到来时，可以按照上述过程设置CO两端的电压，并在本行像素电路Pn的开关信号(该行扫描信号线En上的信号)到来时，可以使T0a、T0b打开，T3、T4关闭，从而可以在下一帧画面时在数据线上形成由CO两端电压大小控制的背景电流，实现每一帧画面的背景电流重置。
[0069]图7是本发明另一实施例中一种恒流电路的电路结构示意图。参见图7，图7所示的恒流电路S2包括上述第一晶体管Τ0、第一电容CO、第二晶体管TOa和第三晶体管TOb的同时，还包括第六晶体管Τ6、第七晶体管Τ7、第八晶体管Τ8，其中:
[0070]第六晶体管T6与第七晶体管T7的栅极连接第三控制信号线(作为示例，图7中具体为与对应于像素电路Pn的扫描信号线Gn相连的控制信号线)，第六晶体管T6的源极和漏极中的一个连接于上述第一晶体管TO与第二晶体管TOa之间的连接点，另一个连接第三偏置电压线V3 ;第七晶体管T7的源极与漏极中的一个连接于上述第一晶体管TO与上述第三晶体管TOb之间的连接点，另一个连接上述第一电容CO的第二端；第八晶体管T8的栅极与第四控制信号线(作为示例，图7中具体为与对应于像素电路Pn-1的扫描信号线Gn-1相连的控制信号线)相连，源极与漏极中的一个连接上述第一电容CO的第二端，另一端连接上述参考电压线Vref。
[0071]另外，本发明实施例中第二晶体管TOa和第三晶体管TOb栅极所连接的第一控制信号线上的信号是与上述第三控制信号线上的信号、第四控制信号线上的信号有关的信号。具体地，图7中Et处的信号可以是Gn处信号与Gn-1处信号相加并反相后得到的信号。基于此，在Gn-1处信号到来的同时，Et处信号的作用下TOa与TOb关闭而T8开启，第一电容C0第二端以及第一晶体管TO栅极处的电位被置为Vref。然后在Gn处信号到来的同时，Et处信号的作用下TOa与TOb再次同时关闭，此时T6与T7开启，使得TO的源极或漏极中的一个连接V3处的电压，另一个则连接TO的栅极。从而，TO形成二极管连接方式，V3处电压会通过TO给第一电容CO的第二端进行充电，并写入第一晶体管TO的阈值电压。从而，第一电容CO第二端的电压携带了第一晶体管TO的阈值电压信息，因而在电流源电路
SI向数据线Ld输出电流时，恒流电路S2所锁定的电流大小与TO的阈值电压无关，可以基于此方式实现对TO的阈值电压的补偿。
[0072]同样地，上述多组像素电路可以在上述阵列基板上排成多行与多列，并使得同一组像素电路位于同一列中。此时，每一像素电路还与扫描信号线相连，该像素电路用于在上述扫描信号线上的信号的控制下接收由上述电流源电路输出的电流；同时，每一上述像素电路还与开关信号线相连，该像素电路还用于在上述开关信号线上的信号的控制下为该像素电路中的发光器件提供偏置电压。基于此，阵列基板上的多行扫描信号线与多列数据线可以相互配合，实现像素电路的逐行扫描驱动。在此基础之上，上述第三控制信号线可以与对应于距离数据线Ld的第二端最近的一行像素电路Pn的扫描信号线Gn相连；上述第四控制信号线与对应于上一行像素电路Pn-1的扫描信号线Gn-1相连。基于此，每一列数据线都可以在一帧画面扫描的结束时重新采集并写入第一晶体管TO的阈值电压，并保障下一帧画面中恒流电路为每一列数据线所提供的电流均不受第一晶体管TO的阈值电压的影响。
[0073]基于同样的发明构思，本发明还提供了一种显示装置，包括上述任意一种阵列基板。需要说明的是，本实施例中的显示装置可以为:显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航