移位寄存器、栅极驱动电路、显示屏及其驱动方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路、显示屏及其驱动方法。
【背景技术】
[0002]在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT, Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array, GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计。
[0003]现有的GOA电路，如图1所示，由多个移位寄存器组成，各个移位寄存器用于向与该移位寄存器的信号输出端Output (η)相连的栅线提供栅极扫描信号，并向与其相邻的上一个移位寄存器输入复位信号，向与其相邻的下一个移位寄存器的信号输入输入信号。如图2a所示，为现有的常见的移位寄存器的结构示意图，包括输入单元1、复位单元2、驱动控制单元3、上拉单元4、下拉单元5 ;其中，输入单元I的输入端用于接收输入信号Input，输出端和第一节点A相连；复位单元2的输入端用于接收复位控制信号Reset相连，输出端与第一节点A相连；驱动控制单元3的第一端与第一节点A相连，第二端与第二节点B相连；上拉单元4的第一输入端与第一节点A相连，第二输入端用于接收第一时钟信号CK，输出端与移位寄存器的驱动信号输出端Output相连；下拉单元5的第一输入端与第二节点B相连，第二输入端与参考信号端Vref相连，输出端与驱动信号输出端Output相连。
[0004]其中，输入单元I用于在输入信号Input的控制下控制第一节点A的电位为高电位(或低电位);复位单元2用于在复位控制信号Reset的控制下控制第一节点A的电位低电位(或高电位)；驱动控制单元3用于在第一节点A的电位为高电位(或低电位)时控制第二节点B的电位为低电位(或高电位)，在第二节点B的电位为高电位(或低电位)时控制第一节点A的电位为低电位(或高电位)；上拉单元4用于在第一节点A的电位为高电位(或低电位)时，将第一时钟信号CK提供给向驱动信号输出端Output ;下拉单元5用于在第二节点B的电位为高电位(或低电位)时，将参考信号端Vref的信号提供给驱动信号输出端Output。输入信号Input的有效脉冲信号为高电位信号，参考信号端Vref的电位为低电位(或高电位)。上述移位寄存器中，当输入信号的有效脉冲信号为高电位信号(或低电位信号)时，驱动信号输出端Output向对应的栅线提供输出高电位信号(或低电位信号)时，该栅线连接的薄膜晶体管均打开。
[0005]众所周知，在液晶显示屏内常常会有电荷聚集的情况发生，从而导致液晶显示屏在断电后缓慢变黑，影响了液晶显示屏的的品质。因此，为了解决上述问题，现有技术中通常会在移位寄存器中增加放电控制单元，如图2b所示，放电控制单元6的控制端用于接收放电控制信号EN1，输入端与参考信号端Vref相连，第一输出端与第二节点B相连，第二输出端与驱动信号输出端Output相连；放电控制单元6用于在液晶显示屏断电的时间段内在放电控制信号ENl的控制下，向第二节点输出低电位信号(或高电位信号)，向驱动信号输出端Output输出高电位信号(或低电位信号)。这样在液晶显示屏断电的时间段内，移位寄存器通过放电控制单元将驱动信号输出端Output的电位拉高(或拉低)，从而使与对应栅线连接的薄膜晶体管均打开，实现快速放电。
[0006]但是，在上述移位寄存器中，由于上拉单元与下拉单元也一般均有薄膜晶体管构成，而薄膜晶体管一般会有漏电流产生，因此在液晶显示屏断电的时间段内，虽然放电控制单元会向第二节点输出低电位信号(或高电位信号)，向驱动信号输出端输出高电位信号(或低电位信号)，但是由于薄膜晶体管漏电流的产生，第一节点仍然可能会控制上拉单元向驱动信号输出端输出第一时钟信号，而第二节点仍然可能会控制下拉单元向驱动信号输出端输出参考信号端的信号，从而不能将驱动信号输出端的电位完全拉高(或拉低)，导致不能快速释放显示屏内聚集的电荷。
【发明内容】
[0007]有鉴于此，本发明实施例提供了一种移位寄存器、栅极驱动电路、显示屏及其驱动方法，用以在显示屏断电时，将移位寄存器的驱动信号输出端的电位完全拉高(或拉低)，从而使显示屏内聚集的电荷能够快速被释放，进而提高显示屏的品质。
[0008]本发明实施例提供的一种移位寄存器，包括输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元；其中，所述输入单元的输出端、所述复位单元的输出端、所述驱动控制单元的第一端、以及所述上拉单元的控制端均与第一节点相连，所述驱动控制单元的第二端、下拉单元的控制端和所述放电控制单元的第一输出端均与第二节点相连；所述上拉单元的输出端、所述下拉单元的输出端和所述放电控制单元的第二输出端均与所述移位在寄存器的驱动信号输出端相连；
[0009]所述移位寄存器还包括:对应的第一节点控制单元和/或对应的第二节点控制单元；其中，
[0010]所述第一节点控制单元的输入端用于接收第一控制信号，输出端与所述移位寄存器的所述第一节点相连；所述第一节点控制单元用于在所述第一控制信号的控制下，控制所述第一节点的电位，以使所述上拉单元处于截止状态；
[0011]所述第二节点控制单元的输入端用于接收第二控制信号，输出端与所述移位寄存器的所述第二节点相连；所述第二节点控制单元用于在所述第二控制信号的控制下，控制所述第二节点的电位，以使所述下拉单元处于截止状态。
[0012]较佳地，在本发明实施例提供的所述的移位寄存器中，所述第一节点控制单元包括第一电容；其中，
[0013]所述第一电容的第一电极板与所述第一节点相连，第二电极板用于接收所述第一控制信号。
[0014]较佳地，在本发明实施例提供的所述的移位寄存器中，所述第二节点控制单元包括第二电容；其中，
[0015]所述第二电容的第一电极板与所述第二节点相连，第二电极板用于接收所述第二控制信号。
[0016]较佳地，在本发明实施例提供的所述的移位寄存器中，当所述移位寄存器包括所述第一节点控制单元和所述第二节点控制单元时，所述第一控制信号与所述第二控制信号为同一控制信号。
[0017]较佳地，在本发明实施例提供的所述的移位寄存器中，所述第一电容的第二电极板与所述第二电容的第二电极板同层设置；和/或
[0018]所述第一电容的第一电极板与所述第二电容的第一电极板同层设置。
[0019]较佳地，在本发明实施例提供的所述的移位寄存器中，所述第一电容与所述第二电容的电容值相同。
[0020]相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器。
[0021]较佳地，在本发明实施例提供的所述的栅极驱动电路中，一个移位寄存器对应一个第一节点控制单元；和/或
[0022]—个移位寄存器对应一个第二节点控制单元。
[0023]较佳地，在本发明实施例提供的所述的栅极驱动电路中，至少两个移位寄存器对应一个第一节点控制单元；和/或
[0024]至少两个移位寄存器对应一个第二节点控制单元。
[0025]相应地，本发明实施例还提供了一种显示屏，包括本发明实施例提供的上述任一种栅极驱动电路。
[0026]相应地，本发明实施例还提供了一种上述显示屏的驱动方法，在所述显示屏断电的时间段内:
[0027]各所述第一节点控制单元均在所述第一控制信号的控制下，控制对应的移位寄存器的第一节点的电位，以使对应的上拉单元处于截止状态；和/或
[0028]各所述第二节点控制单元均在所述第二控制信号的控制下，控制对应的移位寄存器的第二节点的电位，以使对应的下拉单元处于截止状态。
[0029]本发明实施例提供的一种移位寄存器、栅极驱动电路、显示屏及其驱动方法，在现有的包括有输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元的移位寄存器的基础上，又增加了对应的第一节点控制单元和/或对应的第二节点控制单元；其中，第一节点控制单元的输入端用于接收第一控制信号，输出端与移位寄存器的第一节点相连；第一节点控制单元用于在第一控制信号的控制下