移位寄存器及其驱动方法、栅极驱动电路、显示装置的制造方法
【技术领域】
[0001]本发明属于栅极驱动技术领域，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
【背景技术】
[0002]阵列基板是显示装置(液晶显示装置，有机发光二极管显示装置等)的重要部件之一。阵列基板中包括多条栅线，这些栅线中要轮流通入导通信号。为驱动栅线，一种现有方法是使用栅极驱动电路(GOA)，即将用于驱动各栅线的电路制备在阵列基板中。栅极驱动电路通常由多个级联的移位寄存器组成，每个移位寄存器用于驱动一条栅线。
[0003]图1示出了一种现有的移位寄存器，其由多个晶体管、电容等组成。从图1中可见，移位寄存器的下拉节点ro的电平由第二时钟信号端CLKB通过晶体管M控制；且下拉节点PD又连接多个其他晶体管，这些晶体管均有一定的寄生电容、寄生电阻等，由此，当第二时钟信号端CLKB的信号要拉动下拉节点ro的电平变化(如由低到高)时，其需要产生较大的功耗，并由此产生较大延迟(delay)。尤其是多个移位寄存器的第二时钟信号端CLKB的信号通常是由同一个端口提供的，这样各移位寄存器的功耗相互叠加，导致最终第二时钟信号端CLKB的信号延迟严重，影响显示效果，并产生很大功耗，浪费能量。
【发明内容】
[0004]本发明针对现有的栅极驱动电路的移位寄存器中延迟和功耗大的问题，提供一种可降低延迟和功耗的移位寄存器及其驱动方法、栅极驱动电路、显示装置。
[0005]解决本发明技术问题所采用的技术方案是一种移位寄存器，其包括上拉节点、第一下拉节点、第二下拉节点、第一时钟信号端、第二时钟信号端、第一信号端、第二信号端、关断信号端、输出端，以及:
[0006]输入模块，用于将上一级移位寄存器输出端的信号引入上拉节点；
[0007]输出模块，用于根据上拉节点的电平，将第一时钟信号端的信号引入输出端；
[0008]重置模块；用于在下一级移位寄存器输出端的信号的控制下，用关断信号端、第一信号端、第二信号端的信号重置上拉节点、输出端、第一下拉节点、第二下拉节点；
[0009]定压模块，用于根据上拉节点的电平，将关断信号端的信号引入第一下拉节点和第二下拉节点；
[0010]保持模块，用于在第二时钟信号端的控制下，将第一信号端、第二信号端的信号分别引入第一下拉节点，第二下拉节点，从而将关断信号端的信号引入上拉节点和输出端。
[0011]优选的是，所述输入模块包括:第一晶体管，其栅极和第一极连接上一级移位寄存器输出端，第二极连接上拉节点。
[0012]进一步优选的是，所述输出模块包括:第三晶体管，其栅极连接上拉节点，第一极连接第一时钟信号端，第二极连接输出端；存储电容，其第一极连接上拉节点，第二极连接输出端。
[0013]进一步优选的是，所述重置模块包括:第二晶体管，其栅极连接下一级移位寄存器输出端，第一极连接上拉节点，第二极连接关断信号端；第四晶体管，其栅极连接下一级移位寄存器输出端，第一极连接输出端，第二极连接关断信号端；第七晶体管，其栅极连接下一级移位寄存器输出端，第一极连接第一信号端，第二极连接第一下拉节点；第八晶体管，其栅极连接下一级移位寄存器输出端，第一极连接第二信号端，第二极连接第二下拉节点。
[0014]进一步优选的是，所述定压模块包括:第九晶体管，其栅极连接上拉节点，第一极连接第一下拉节点，第二极连接关断信号端；第十晶体管，其栅极连接上拉节点，第一极连接第二下拉节点，第二极连接关断信号端。
[0015]进一步优选的是，所述保持模块包括:第五晶体管，其栅极连接第二时钟信号端，第一极连接第一信号端，第二极连接第一下拉节点；第六晶体管，其栅极连接第二时钟信号端，第一极连接第二信号端，第二极连接第二下拉节点；第十一晶体管，其栅极连接第一下拉节点，第一极连接上拉节点，第二极连接关断信号端；第十二晶体管，其栅极连接第一下拉节点，第一极连接输出端，第二极连接关断信号端；第十三晶体管，其栅极连接第二下拉节点，第一极连接上拉节点，第二极连接关断信号端；第十四晶体管，其栅极连接第二下拉节点，第一极连接输出端，第二极连接关断信号端。
[0016]进一步优选的是，所述第九晶体管的寄生电阻小于第五晶体管的寄生电阻；所述第十晶体管的寄生电阻小于第六晶体管的寄生电阻。
[0017]进一步优选的是，所有所述晶体管均为N型晶体管。
[0018]进一步优选的是，所有所述晶体管均为P型晶体管。
[0019]解决本发明技术问题所采用的技术方案是一种栅极驱动电路，其包括多个级联的上述移位寄存器。
[0020]解决本发明技术问题所采用的技术方案是一种显示装置，包括阵列基板，且所述阵列基板包括上述栅极驱动电路。
[0021]解决本发明技术问题所采用的技术方案是一种上述移位寄存器驱动方法，其包括:
[0022]充电阶段:所述输入模块将上一级移位寄存器输出端的信号引入上拉节点；
[0023]输出阶段:所述输出模块将第一时钟信号端的信号引入输出端，使输出端输出导通信号；
[0024]重置阶段:所述重置模块重置用关断信号端、第一信号端、第二信号端的信号重置上拉节点、输出端、第一下拉节点、第二下拉节点；
[0025]保持阶段:所述保持模块将关断信号端的信号引入上拉节点和输出端，使输出端持续输出关断信号。
[0026]优选的是，以上全部晶体管为N型的移位寄存器的驱动方法包括:充电阶段:所述第一时钟信号端为低电平，第二时钟信号端为高电平，上一级移位寄存器输出端为高电平，下一级移位寄存器输出端为低电平；输出阶段:所述第一时钟信号端为高电平，第二时钟信号端为低电平，上一级移位寄存器输出端为低电平，下一级移位寄存器输出端为低电平；重置阶段:所述第一时钟信号端为低电平，第二时钟信号端为高电平，上一级移位寄存器输出端为低电平，下一级移位寄存器输出端为高电平:保持阶段；所述上一级移位寄存器输出端和下一级移位寄存器输出端为低电平；在以上步骤中，所述关断信号端持续为低电平，所述第一信号端和第二信号端中的一个为高电平，另一个为低电平。
[0027]优选的是，以上全部晶体管为P型的移位寄存器的驱动方法包括:充电阶段:所述第一时钟信号端为高电平，第二时钟信号端为低电平，上一级移位寄存器输出端为低电平，下一级移位寄存器输出端为高电平；输出阶段:所述第一时钟信号端为低电平，第二时钟信号端为高电平，上一级移位寄存器输出端为高电平，下一级移位寄存器输出端为高电平；重置阶段:所述第一时钟信号端为高电平，第二时钟信号端为低电平，上一级移位寄存器输出端为高电平，下一级移位寄存器输出端为低电平:保持阶段；所述上一级移位寄存器输出端和下一级移位寄存器输出端为高电平；在以上步骤中，所述关断信号端持续为高电平，所述第一信号端和第二信号端中的一个为高电平，另一个为低电平。
[0028]进一步优选的是，所述移位寄存器驱动方法还包括:切换第一信号端和第二信号端的电平的步骤:使第一信号端和第二信号端中原为高电平的变为低电平，原为低电平的变为高电平。
[0029]本发明的移位寄存器中，时钟信号所接的晶体管数量少，由此其延迟和能耗均低；且时钟信号并不直接控制各节点的电平，而是通过第一信号端、第二信号端等的稳定信号控制各节点的电平，由此时钟信号即使有延迟对显示效果的影响也小，可保证移位寄存器运行稳定，改善显示效果。
【附图说明】
[0030]图1为现有的一种移位寄存器的电路图；
[0031]图2为本发明的实施例的一种移位寄存器的电路图；
[0032]图3为图2的移位寄存器的驱动时序图；
[0033]图4为本发明的实施例的另一种移位寄存器的电路图；
[0034]图5为图4的移位寄存器的驱动时序图；
[0035]图6为本发明的实施例的一种栅极驱动电路的局部结构框图；
[0036]其中，附图标记为:T1、第一晶体管；Τ2、第二晶体管；Τ3、第三晶体管；Τ4、第四晶体管；Τ5、第五晶体管；Τ6、第六晶体管；Τ7、第七晶体管；Τ8、第八晶体管；Τ9、第九晶体管；Τ10、第十晶体管；Τ11、第^^一晶体管；